Strumento boundary-scan

L'architettura boundary-scan test (BST) offre la capacità di testare in modo efficiente i componenti su PCB con una spaziatura dei lead ristretta. Questa architettura BST può testare le connessioni dei pin senza utilizzare sonde di test fisici e acquisire dati funzionali mentre un dispositivo funziona normalmente. Le celle di scansione dei limiti in un dispositivo possono forzare i segnali sui pin o acquisire dati dai segnali logici del pin o del core. I dati dei test forzati vengono spostati serialmente nelle celle di scansione dei confini. I dati acquisiti vengono spostati in serie ed esternamente rispetto ai risultati previsti.

Gli strumenti di scansione dei confini sono dotati di una funzionalità di programmabilità in-system (ISP) che utilizza il controller IEEE Standard 1149.1 per dispositivi Intel® FPGA, tra cui dispositivi MAX® II, MAX® 3000A, MAX® 7000AE e dispositivi MAX® 7000B. Questi dispositivi supportano anche la programmazione IEEE 1532 che utilizza l'interfaccia IEEE Standard 1149.1 Test Access Port (TAP).

Link correlati

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.