Partner EDA: sistemi EDA FPGA
Partner EDA
Il nostro ecosistema EDA garantisce una soluzione di progettazione completa nella progettazione, nella verifica e nell'integrazione di FPGAs Intel® nei sistemi.
Progettazione a livello di sistema
Fornitore EDA |
Nome del prodotto |
Soluzione di progettazione |
|---|---|---|
Strumento di progettazione di alto livello |
||
Gestione delle mappe di registrazione |
||
Sintesi di alto livello |
||
Sintesi di alto livello |
||
Sintesi di alto livello |
||
Strumento di progettazione di alto livello |
Creazione di design
Fornitore EDA |
Nome del prodotto |
Soluzione di progettazione |
|---|---|---|
Gestione del progetto, ingresso di progettazione e strumento di analisi |
||
Voce di progettazione, comprensione del codice, gestione dei progetti e collaborazione |
Sintesi
Fornitore EDA |
Nome del prodotto |
Soluzione di progettazione |
|---|---|---|
Sintesi logica |
||
Sintesi logica avanzata |
||
Strumento di chiusura dei tempi |
Simulazione
Fornitore EDA |
Nome del prodotto |
Soluzione di progettazione |
|---|---|---|
Simulazione |
||
Simulazione |
||
mulation |
||
Simulazione |
||
Simulazione |
||
Simulatore di cloud metrico |
Simulazione | |
Simulazione |
||
| Sinottiche | Vcs | Simulazione |
Verifica
Fornitore EDA |
Nome del prodotto |
Soluzione di progettazione |
|---|---|---|
Verifica del controllo delle regole di progettazione e dell'clock domain crossing (CDC) |
||
| Perla blu | Controllo RTL |
|
Generatore di vincoli |
||
Clock Domain Crossing (CDC) |
||
Verifica formale |
||
Generatore di vincoli |
||
Verifica dell'eccezione di temporizzazione |
||
Convalida timing-exception |
||
Controllo dell'equivalenza |
||
Verifica funzionale |
||
Verifica dell'attraversamento del dominio di clock |
||
Verifica dell'attraversamento del dominio di clock |
||
Generatore testbench |
||
Verifica della tempistica |
||
Analisi RTL per design FPGA |
||
Controlli Lint |
||
Verifica clock domain crossing (CDC) |
||
Verifica della proprietà funzionale |
||
Controllo dell'equivalenza logica |
||
Verifica in-system e debug RTL integrato |
||
Verifica in-system |
Progettazione a livello di scheda
Fornitore EDA |
Nome del prodotto |
Soluzione di progettazione |
|---|---|---|
Schema e layout della scheda PCB |
||
pianificazione I/O FPGA |
||
Analisi SI |
||
Creazione di design Allegro |
Schema della scheda PCB |
|
Schema della scheda PCB |
||
Layout scheda PCB |
||
Layout scheda PCB |
||
| Tecnologie Keysight | Software di progettazione PathWave | PathWave Advanced Design System (ADS) |
pianificazione I/O FPGA |
||
Analisi SI |
||
Schema della scheda PCB |
||
Schema e layout della scheda PCB |
||
Layout scheda PCB |
||
Layout scheda PCB |
||
Analisi SI |
Prototipazione ASIC
Fornitore EDA |
Nome del prodotto |
Soluzione di progettazione |
|---|---|---|
Sistema di partizionamento multi-chip |
Ottimizzazione della progettazione
| Soluzione di progettazione | del nome del fornitore | EDA |
|---|---|---|
| Plunify | Tempo di inattività | Software di ottimizzazione della progettazione |
Tutti i partner EDA
Partner del programma ACCESS |
Progettazione a livello di sistema |
Creazione di design |
Sintesi |
Simulazione |
Verifica |
Progettazione a livello di scheda |
Prototipazione ASIC |
Ottimizzazione della progettazione |
|---|---|---|---|---|---|---|---|---|
|
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
✓ |
✓ |
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
| Tecnologie Keysight | ✓ | |||||||
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
✓ |
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
✓ |
|
|
Diventa un partner
Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.