Centro supporto IP PCI Express*

1. Selezione del dispositivo

Famiglia di dispositivi Intel® FPGA

Fare riferimento alla tabella 1 e alla tabella 2 per comprendere il supporto PCIe per Intel FPGAs. Confronta tra i dispositivi per selezionare il dispositivo giusto per l'implementazione del sistema PCIe.

2. Guide utente e design di riferimento

Guide utente

Le soluzioni IP PCIe comprendono lo stack di protocollo pcIe leader nella tecnologia intel® che include i livelli di transazione e collegamento dei dati; e strato fisico indurito, che include sia il supporto fisico (PMA) che il sottolayer di codifica fisica (PCS). L'IP PCIe di Intel include anche blocchi opzionali, come i motori di accesso diretto alla memoria (DMA) e la virtualizzazione I/O single root (SR-IOV). Per ulteriori informazioni, fare riferimento alle seguenti guide utente:

Guide utente IP

Dispositivi Intel Agilex

Guide utente IP F-Tile

• Intel® FPGA F-Tile Avalon® streaming IP per la guida dell'utente PCI Express

Guide utente IP R-Tile

• Intel® FPGA R-Tile Avalon® streaming IP per la guida dell'utente PCI Express

Guide utente IP P-Tile

• Intel® FPGA P-Tile Avalon streaming IP per la guida dell'utente PCI Express
  
• IP Intel FPGA P-Tile Avalon Memory Mapped (Avalon-MM) per la guida dell'utente PCI Express
• Guida utente DMA multi-canale per PCI Express IP

Intel Stratix 10 dispositivi

Guide utente P-Tile

• Intel FPGA P-Tile Avalon-ST Hard IP per PCI Express User Guide
• Intel FPGA P-Tile Avalon IP mappato per la guida utente PCI Express
• Guida utente DMA multi-canale per PCI Express IP

Guide utente H-Tile/L-Tile

• Guida utente DMA multi-canale per PCI Express IP
  
• guida utente Avalon Memory Mapped (Avalon-MM) Intel Stratix 10 Hard IP+ per soluzioni PCI Express
• Intel Stratix 10 H-Tile/L-Tile Avalon Ip fisso mappato (AvalonMM) per la guida utente PCI Express
• Intel Stratix 10 Avalon Streaming (Avalon-ST) e Single Root I/O Virtualization (SR-IOV) Interface for PCI Express Solutions User Guide
• Guida utente all'implementazione Intel Stratix 10 Configuration via Protocol (CvP)

Guide utente Intel Arria 10 e Intel Cyclone 10 dispositivi

• interfaccia Intel Arria 10 e Intel Cyclone 10 GX Avalon Memory Mapped (Avalon-MM) per la guida dell'utente PCI Express
  
• Intel Arria 10 o Intel Cyclone 10 GX Avalon Memory Mapped (Avalon-MM) DMA Interface for PCI Express Solutions User Guide
• Intel Arria 10 e Intel Cyclone 10 GX Avalon-ST Guida utente per PCI Express
• interfaccia Intel Arria 10 Avalon streaming (Avalon-ST) con la guida dell'utente alle soluzioni PCIe SR-IOV
• Guida utente Intel® Quartus® Prime Pro Edition riconfigurazione parziale
• Intel Arria 10 cvP di inizializzazione e riconfigurazione parziale sulla guida dell'utente PCI Express

Guide utente di esempio di progettazione

Dispositivi Intel Agilex

Guide all'utente per l'esempio di progettazione F-Tile

• IP Intel FPGA F-Tile Avalon streaming (Avalon-ST) per guida utente di esempio di progettazione PCI Express

Guide utente per l'esempio di progettazione di R-Tile

• IP Intel FPGA R-Tile Avalon streaming (Avalon-ST) per guida dell'utente all'esempio di progettazione PCI Express
  

Guide utente per l'esempio di progettazione P-Tile

• IP Intel FPGA P-Tile Avalon streaming (Avalon-ST) per guida dell'utente all'esempio di progettazione PCI Express
  
• IP Intel FPGA P-Tile Avalon Memory Mapped (Avalon-MM) per esempio di progettazione PCI Express
• Guida utente all'esempio di progettazione IP Multi Channel DMA per PCI Express

Intel Stratix 10 dispositivi

Guide utente per l'esempio di progettazione P-Tile

• IP Intel FPGA P-Tile Avalon streaming (Avalon-ST) per guida dell'utente all'esempio di progettazione PCI Express
  
• IP Intel FPGA P-Tile Avalon Memory Mapped (Avalon-MM) per esempio di progettazione PCI Express
• Guida utente all'esempio di progettazione IP Multi Channel DMA per PCI Express

Guide utente per l'esempio di progettazione L/H-Tile

• Guida utente all'esempio di progettazione IP Multi Channel DMA per PCI Express
  
• IP Intel Stratix 10 Avalon streaming (Avalon-ST) per guida dell'utente all'esempio di progettazione PCIe
• Intel Stratix 10 ip rigido Avalon -MM per la guida dell'utente per l'esempio di progettazione PCIe

dispositivi Intel Arria 10 e Intel Cyclone 10

• Intel Arria 10 e Intel Cyclone 10 ip rigido Avalon-ST per la guida dell'utente all'esempio di progettazione PCIe
• Guida utente Intel Arria 10 e Intel Cyclone 10 Avalon-MM per l'esempio di progettazione PCIe

Note di rilascio IP

Dispositivi Intel Agilex

• Note di rilascio di P-Tile IP per PCI Express IP Core
  
• Note di rilascio IP DMA multi canale per PCI Express

Intel Stratix 10 dispositivi

• Note di rilascio del core IP L/H-Tile per PCI Express
  
• Note di rilascio di P-Tile IP per PCI Express IP Core
• Note di rilascio IP DMA multi canale per PCI Express

dispositivi Intel Arria 10 e Intel Cyclone 10

• Intel Arria 10 e Intel Cyclone 10 Note di rilascio del core IP PCI Express
  

Interfaccia PHY per PCI Express (PIPE) utilizzando il core IP PHY nativo del ricetrasmettitore Intel

È inoltre possibile implementare solo lo strato fisico di PCIe utilizzando il core IP PHY nativo del ricetrasmettitore e cucirlo insieme ai rimanenti livelli di protocollo implementati come logica morbida nel tessuto FPGA. Questa logica morbida può essere il tuo design o un IP di terze parti.

Maggiori informazioni sul core IP PHY nativo del ricetrasmettitore nel capitolo PIPE delle seguenti guide utente:

Intel Stratix 10 dispositivi

• Guida utente del ricetrasmettitore L-Tile/H-Tile PHY
  

Intel Arria 10 dispositivi

• Guida utente del ricetrasmettitore PHY
  

Intel Cyclone 10 dispositivi

• Guida utente del ricetrasmettitore GX PHY
  

Design di riferimento

Intel Stratix 10 dispositivi

• DMA Avalon-MM gen3x16 con design di riferimento della memoria interna (AN 881)
  
• DMA Avalon-MM gen3x16 con memoria esterna (DDR4) Design di riferimento (AN 881)
• DMA Avalon-MM gen3x16 con design di riferimento HBM2 (AN 881)
• Gen3x16 utilizzando avery BFM per la simulazione (AN 811)
• DMA Avalon-MM gen3x8 con memoria interna (Wiki)
• DMA gen3x8 Avalon -MM con memoria DDR3/DDR4 esterna (AN 829)
• DMA Avalon-MM gen3x8 per versione Legacy Quartus® (AN 690)
• Riconfigurazione parziale gen3x8 su PCI Express Reference Design (AN 819)

Intel Arria 10 dispositivi

• DMA Avalon-MM gen3x8 con memoria DDR3 esterna (AN 708)
  
• Design di riferimento DMA gen3x8 Avalon-MM con memoria interna (AN 690)
• Come eseguire Avalon-MM DMA Design Part1 (video)
• Come eseguire Avalon-MM DMA Design Part2 (video)
• Riconfigurazione parziale hardware SoC
• Tutorial di riconfigurazione parziale dell'aggiornamento statico - Intel Arria solo dispositivo 10 GX (AN 817)
• Riconfigurazione parziale gerarchica su PCIe (AN 813)
• Tutorial di riconfigurazione parziale gerarchica - Intel Arria solo dispositivo 10 GX (AN 806)
• Riconfigurazione parziale di un design - Intel Arria solo dispositivo 10 GX (AN 797)
• Riconfigurazione parziale su PCIe (AN 784)
• Porta radice PCIe fino a gen2x8 con MSI

Intel Cyclone 10 dispositivi

• Progettazione di riferimento DMA gen2x4 - dispositivo Intel Cyclone 10 GX (AN 855)
  

Dispositivi Legacy Intel

• Progettazione di riferimento DMA per dispositivi legacy (AN 456)
  

Risorse aggiuntive

• Intel Arria progettazione di riferimento hardware SoC 10 che dimostra una riconfigurazione parziale
• Aggiornamento remoto del sistema
• Debug di sistema remoto
• Intel FPGA Wiki - Annunci di ricerca

3. Integrazione IP

Fare riferimento alla sezione Guida introduttiva e al layout fisico dell'hard IP della guida utente principale IP scelta. Per informazioni dettagliate, è inoltre possibile fare riferimento ai seguenti documenti:

Intel Stratix 10 dispositivi

• Come implementare PCI Express (PIPE) nella sezione Intel Stratix ricetrasmettitori FPGA 10 della guida utente del ricetrasmettitore Intel Stratix L e H-Tile
  
• UN 778: Intel Stratix 10 nota dell'applicazione di utilizzo del ricetrasmettitore

Intel Arria 10 dispositivi

Come implementare PCI Express (PIPE) nella sezione 10 ricetrasmettitori FPGA Intel Arria della guida utente Intel Arria 10 FPGA Transceiver PHY

Intel Cyclone 10 dispositivi

Come implementare PCI Express (PIPE) nella sezione Intel Cyclone ricetrasmettitori FPGA 10 GX della guida utente Intel Cyclone PHY del ricetrasmettitore FPGA 10 GX

Corsi di formazione

• Corsi di formazione PCIe

5. Debug

Note di rilascio core della proprietà intellettuale (IP)

Dispositivi Intel Agilex

• Note di rilascio di P-Tile IP per PCI Express IP Core
  
• Note di rilascio IP DMA multi canale per PCI Express

Intel Stratix 10 dispositivi

• Note di rilascio IP Intel Stratix 10 DMA a 10 canali per PCI Express
  
• Note di rilascio del core IP L/H-Tile per PCI Express
• Note di rilascio di P-Tile IP per PCI Express IP Core

dispositivi Intel Arria 10 e Intel Cyclone 10

• Intel Arria 10 e Intel Cyclone 10 Note di rilascio del core IP PCI Express
  

Guide all'analisi dell'albero dei guasti

• Guida all'analisi dell'albero dei guasti per Intel Arria soluzione PCI Express per dispositivo 10

Soluzione di base di conoscenze

• Cerca nella Knowledge Base (Intel Stratix 10 dispositivi)
  
• Cerca nella Knowledge Base (Intel Arria 10 dispositivi)
• Cerca nella Knowledge Base (Intel Cyclone 10 dispositivi)

Linee guida FPGA per il posizionamento delle risorse

• UN 778: Intel Stratix 10 nota dell'applicazione di utilizzo del ricetrasmettitore

6. Risorse aggiuntive

Migrazione a Intel Stratix 10 dispositivi

• Migrazione a Intel Stratix 10 dispositivi da Intel Arria 10 dispositivi per le interfacce DMA Avalon-MM e Avalon-MM AN 790
  
• Migrazione a Intel Stratix 10 dispositivi per l'interfaccia di streaming Avalon AN 791

Elenco di integratori PCIe-SIG

• Intel FPGA prodotti per lo standard PCIe
• Prodotti Intel non programmabili per lo standard PCIe