Configurazione del dispositivo - Centro assistenza
Benvenuto nel Centro di supporto per la configurazione dei dispositivi!
Qui troverai informazioni su come selezionare, progettare e implementare schemi e funzionalità di configurazione. Esistono anche linee guida su come visualizzare il sistema ed eseguire il debug dei collegamenti di configurazione. Questa pagina è organizzata in categorie che si allineano con un flusso di progettazione del sistema di configurazione dall'inizio alla fine.
Buon viaggio!
Ottieni risorse di supporto per i dispositivi Intel® Agilex™, Intel® Stratix® 10, Intel® Arria® 10 e Intel® Cyclone® 10 dalle pagine seguenti. Per altri dispositivi, cercare tra i seguenti collegamenti: Documentazione, Corsi di formazione, Intel® Video rapidi FPGA, Intel® Esempi di progettazione FPGAe Knowledge Base FPGA.
1. Dettagli di configurazione specifici del dispositivo
Tabella 1 - Cenni generali sugli schemi di configurazione e sulle funzionalità
| configurazione degli schemi di configurazione della | famigliadi dispositivi | ||||||||
|---|---|---|---|---|---|---|---|---|---|
Schema |
Larghezza dati |
Frequenza di clock massima |
Velocità dati massima |
Sicurezza del progetto |
Riconfigurazione parziale (2) |
Aggiornamento del sistema remoto |
Sconvolgimenti di un singolo evento |
Configurazione tramite protocollo |
|
Intel Agilex |
Avalon® Streaming |
32 bit |
125 MHz (125 MHz) |
4000 Mbps |
√ |
√ |
Core IP Parallel Flash Loader II |
√ |
N/D |
16 bit |
125 MHz (125 MHz) |
2000 Mbps |
√ |
√ |
|||||
8 bit |
125 MHz (125 MHz) |
1000 Mbps |
√ |
√ |
|||||
Seriale attivo (AS) |
4 bit |
166(1) MHz |
664 Mbps |
√ |
√ |
√ |
√ |
√ |
|
JTAG · |
1 bit |
30 MHz |
30 Mbps |
√ |
√ |
N/D |
√ |
N/D |
|
Intel® Stratix® 10 |
Avalon®-ST |
32 bit |
125 MHz (125 MHz) |
4000 Mbps |
√ |
√ |
Core IP Parallel Flash Loader II |
√ |
N/D |
16 bit |
125 MHz (125 MHz) |
2000 Mbps |
√ |
√ |
|||||
8 bit |
125 MHz (125 MHz) |
1000 Mbps |
√ |
√ |
|||||
Seriale attivo (AS) |
4 bit |
125(1) MHz |
500 Mbps |
√ |
√ |
√ |
√ |
√ |
|
JTAG · |
1 bit |
30 MHz |
30 Mbps |
√ |
√ |
N/D |
√ |
N/D |
|
Intel® Arria® 10 |
Configurazione tramite HPS |
32 bit |
100 MHz |
3200 Mbps |
√ |
√ |
tramite HPS |
√ |
N/D |
16 bit |
100 MHz |
1600 Mbps |
√ |
||||||
Parallelo passivo veloce (FPP) |
32 bit |
100 MHz |
3200 Mbps |
√ |
√ |
Core IP del caricatore flash parallelo |
√ |
N/D |
|
16 bit |
100 MHz |
1600 Mbps |
√ |
||||||
8 bit |
100 MHz |
800 Mbps |
√ |
||||||
Seriale attivo (AS) |
4 bit |
100 MHz |
400 Mbps |
√ |
√(3) |
√ |
√ |
√ |
|
1 bit |
100 MHz |
100 Mbps |
√ |
||||||
Seriale passivo (PS) |
1 bit |
100 MHz |
100 Mbps |
√ |
√(3) |
Core IP del caricatore flash parallelo |
√ |
N/D |
|
JTAG · |
1 bit |
33 MHz (33 MHz) |
33 Mbps |
|
√(3) |
N/D |
√ |
N/D |
|
Intel® Cyclone® 10 GX |
Parallelo passivo veloce (FPP) |
32 bit |
100 MHz |
3200 Mbps |
√ |
√ |
Core IP del caricatore flash parallelo |
√ |
N/D |
16 bit |
100 MHz |
1600 Mbps |
√ |
||||||
8 bit |
100 MHz |
800 Mbps |
√ |
||||||
Seriale attivo (AS) |
4 bit |
100 MHz |
400 Mbps |
√ |
√(3) |
√ |
√ |
√ |
|
1 bit |
100 MHz |
100 Mbps |
√ |
||||||
Seriale passivo (PS) |
1 bit |
100 MHz |
100 Mbps |
√ |
√(3) |
Core IP del caricatore flash parallelo |
√ |
N/D |
|
JTAG · |
1 bit |
33 MHz (33 MHz) |
33 Mbps |
N/D |
√(3) |
N/D |
√ |
N/D |
|
Intel® Cyclone® 10 LP |
Parallelo passivo veloce (FPP) |
8 bit |
66(4)/100(6) MHz |
528(4)/800(6) Mbps |
N/D |
N/D |
Core IP del caricatore flash parallelo |
√ |
N/D |
Seriale passivo (PS) |
1 bit |
66(4)/133(5) MHz |
66(4)/133(5) Mbps |
N/D |
N/D |
Core IP del caricatore flash parallelo |
√ |
N/D |
|
Seriale attivo (AS) |
1 bit |
40 MHz (40 MHz) |
40 Mbps |
N/D |
N/D |
√ |
√ |
N/D |
|
JTAG · |
1 bit |
25 MHz (25 MHz) |
25 Mbps |
N/D |
N/D |
N/D |
√ |
N/D |
|
- La frequenza di clock massima quando si utilizza OSC_CLK_1 come sorgente di clock di configurazione. La frequenza di clock massima si riduce se si utilizza l'oscillatore interno come sorgente di clock di configurazione, durante il funzionamento SmartVID o quando il dispositivo è in modalità utente.
- È possibile eseguire una riconfigurazione parziale dopo che il dispositivo è stato completamente configurato. Per ulteriori informazioni, consultare la Guida dell'utente per la riconfigurazione parziale.
- La configurazione parziale può essere eseguita solo quando è configurata come host interno.
- Tensione di alimentazione per logica interna, VCCINT = 1,0 V.
- Tensione di alimentazione per logica interna, VCCINT = 1,2 V.
- Tensione di alimentazione per logica interna, VCCINT = 1,2 V. Cyclone 10 LP 1,2 V i dispositivi di tensione del nucleo supportano 133 MHz DCLK fMAX solo per 10CL006, 10CL010, 10CL016, 10CL025 e 10CL040.
2. Schemi di configurazione e IP
Guide per l'utente alla configurazione
Dispositivi Intel Agilex
Dispositivi Intel Stratix 10
Configurazione tramite HPS
Configurare la parte FPGA del dispositivo SoC utilizzando Hard Processor System (HPS)
Dispositivi Intel Agilex
Dispositivi Intel Stratix 10
- Guida dell'utente per l'avvio di Intel Stratix 10 SoC FPGA
- Manuale di riferimento tecnico del sistema di processori rigidi Intel Stratix 10
Dispositivi Intel Arria 10
Parallelo passivo veloce
Dispositivi Intel Arria 10
Dispositivi Intel Cyclone 10 GX
Dispositivi Intel Cyclone 10 LP
Risorse aggiuntive:
Seriale attivo
Dispositivi Intel Agilex
Dispositivi Intel Stratix 10
Dispositivi Intel Arria 10
Dispositivi Intel Cyclone 10 GX
Dispositivi Intel Cyclone 10 LP
Risorse aggiuntive:
AN 370: Utilizzo del core IP Intel FPGA Serial Flash Loader con il software Intel® Quartus® Prime
Seriale passivo
Dispositivi Intel Arria 10 GX
Dispositivi Intel Cyclone 10 GX
Dispositivi Intel Cyclone 10 LP
Risorse aggiuntive:
JTAG ·
Dispositivi Intel Agilex
- Guida dell'utente alla configurazione di Intel Agilex
- AN 936: Esecuzione di comandi SDM tramite interfaccia JTAG
Dispositivi Intel Stratix 10
- Guida dell'utente alla configurazione di Intel Stratix 10
- AN 936: Esecuzione di comandi SDM tramite interfaccia JTAG
Dispositivi Intel Arria 10
Dispositivi Intel Cyclone 10 GX
Dispositivi Intel Cyclone 10 LP
Risorse aggiuntive:
3. Funzionalità di configurazione avanzate
Sicurezza del dispositivo
Dispositivi Intel Agilex
Dispositivi Intel Stratix 10
Dispositivi Intel Arria 10
Dispositivi Intel Cyclone 10 GX
Risorse aggiuntive:
AN 556: Utilizzo delle funzionalità di protezione della progettazione in FPGA Intel
Riconfigurazione parziale
Pagina di supporto per la riconfigurazione parziale
Dispositivi Intel Agilex
Dispositivi Intel Stratix 10
- Guida per l'utente di Soluzioni di riconfigurazione parziale IP
- AN 825: Riconfigurazione parziale di un progetto sulla scheda di sviluppo FPGA Intel Stratix 10 GX
- AN 826: Esercitazione di riconfigurazione parziale gerarchica per scheda di sviluppo FPGA Stratix 10 GX
- AN 818: Aggiornamento statico Parziale Reconfiguration Tutorial per Stratix 10 GX FPGA Development Board
- AN 819: Riconfigurazione parziale su pci Express * progetto di riferimento per dispositivi Intel Stratix 10
- AN 820: Riconfigurazione parziale gerarchica su pci Express Reference Design per dispositivi Intel Stratix 10
Dispositivi Intel® Arria® 10
- Guida per l'utente di Soluzioni di riconfigurazione parziale IP
- Arria® 10 CvP Inizializzazione e riconfigurazione parziale tramite il protocollo Guida per l'utente
- AN 817: Aggiornamento statico Aggiornamento parziale Parziale Reconfiguration Tutorial per Arria 10 GX FPGA Development Board
- AN 798: Riconfigurazione parziale con Arria 10 HPS
- AN 797: Riconfigurazione parziale di un progetto su scheda di sviluppo FPGA Intel Arria 10 GX
- AN 784: Riconfigurazione parziale su PCI Express Reference Design per dispositivi Intel Arria 10
- AN 805: Riconfigurazione parziale gerarchica di un progetto sulla scheda di sviluppo SoC Intel Arria 10
- AN 806: Esercitazione di riconfigurazione parziale gerarchica per scheda di sviluppo FPGA Intel Arria 10 GX
- AN 813: Riconfigurazione parziale gerarchica su PCI Express Reference Design per dispositivi Arria 10
Dispositivi Intel® Cyclone®10 GX
Risorse aggiuntive:
- Guida dell'utente di Intel Quartus Prime Pro Edition: riconfigurazione parziale
- Guida dell'utente di Intel Quartus Prime Standard Edition: riconfigurazione parziale
- Guida dell'utente di Intel Quartus Prime Standard Edition: riconfigurazione parziale di Intel FPGA IP
- Guida dell'utente di IP Core di riconfigurazione parziale.pdf
Aggiornamento remoto del sistema
Dispositivi Intel Agilex
Dispositivi Intel Stratix 10
- Guida dell'utente alla configurazione di Intel Stratix 10
- Esempio di script Tcl utilizzato per l'esempio per l'esecuzione dell'aggiornamento remoto del sistema documentato nella sezione Aggiornamento del sistema remoto
- Guida dell'utente di Intel Stratix 10 SoC Remote System Update (RSU)
Dispositivi Intel Arria 10
Dispositivi Intel Cyclone 10 GX
Dispositivi Intel Cyclone 10 LP
Risorse aggiuntive:
Mitigazione seU (Single Event Upset)
Dispositivi Intel Agilex
Dispositivi Intel Stratix 10
Dispositivi Intel Arria 10
- Manuale di Intel Arria 10 Core Fabric e I/O per uso generico
- AN 737: Rilevamento e ripristino SEU nei dispositivi Intel Arria 10
- Attenuazione dei disturbi di singoli eventi nei dispositivi Arria 10 (Video)
Dispositivi Intel Cyclone 10 GX
Dispositivi Intel Cyclone 10 LP
Risorse aggiuntive:
- Introduzione agli sconvolgimenti a evento singolo
- Advanced SEU Detection Guida dell'utente di Intel® FPGA IP
- Guida dell'utente intel® FPGA Fault Injection IP Core
- Informazioni sugli interrupt funzionali a evento singolo nei progetti FPGA
- Mitigazione SEU nei dispositivi FPGA Intel: tagging della gerarchia (video)
Configurazione tramite protocollo (CvP)
Pagina di supporto per la configurazione tramite protocollo
Dispositivi Intel Agilex
Dispositivi Intel Stratix 10
- Guida dell'utente per l'implementazione di Intel Stratix 10 Configuration via Protocol (CvP)
- Codice del driver del software
Dispositivi Intel Arria 10
- Manuale dell'utente di Arria 10 CvP Inizializzazione e riconfigurazione parziale tramite PCI Express*
- Codice del driver del software
Dispositivi Intel Cyclone 10 GX
Ip di accesso flash
Dispositivi Intel Agilex
- Guida dell'utente di Intel FPGA IP Intel per le cassette postali
- Guida dell'utente di Mailbox Avalon ST Client Intel FPGA IP
- AN 932: Linee guida per la migrazione di Flash Access da dispositivi basati su blocchi di controllo a dispositivi basati su SDM
Dispositivi Intel Stratix 10
- Guida dell'utente di Intel FPGA IP Intel per le cassette postali
- Serial Flash Mailbox Client Intel FPGA IP Guida dell'utente
- AN 932: Linee guida per la migrazione di Flash Access da dispositivi basati su blocchi di controllo a dispositivi basati su SDM
Dispositivi Intel Arria 10
- Generic Serial Flash Interface Intel FPGA IP Core Guida dell'utente
- Guida dell'utente di Active Serial Memory Interface (ASMI) Parallel Intel FPGA IP Core
- Guida dell'utente asmi (Active Serial Memory Interface) Parallel II Intel FPGA IP Core
- AN 720: Simulazione del blocco ASMI nel progetto
Dispositivi Intel Cyclone 10 GX
- Generic Serial Flash Interface Intel FPGA IP Core Guida dell'utente
- Active Serial Memory Interface (ASMI) Parallel I Intel® FPGA IP Core Guida dell'utente
- Guida dell'utente asmi (Active Serial Memory Interface) Parallel II Intel FPGA IP Core
- AN 720: Simulazione del blocco ASMI (Active Serial Memory Interface) nel progetto
Dispositivi Intel Cyclone 10 LP
- Generic Serial Flash Interface Intel FPGA IP Core Guida dell'utente
- Guida dell'utente di Active Serial Memory Interface (ASMI) Parallel Intel FPGA IP Core
- Guida dell'utente asmi (Active Serial Memory Interface) Parallel II Intel FPGA IP Core
- AN 720: Simulazione del blocco ASMI (Active Serial Memory Interface) nel progetto
Chip ID IP
Dispositivi Intel Agilex
- Guida dell'utente di Intel FPGA IP Intel per le cassette postali
- Guida dell'utente di Mailbox Avalon ST Client Intel FPGA IP
Dispositivi Intel Stratix 10
Dispositivi Intel Arria 10
Dispositivi Intel Cyclone 10 GX
4. Flusso di progettazione del software Intel® Quartus® Prime
Tabella 2 - Impostazione della configurazione del dispositivo e flusso di generazione dei file di programmazione
1. Impostazione generale |
|
2. Impostazione di configurazione |
|
3. Impostazione dei file di programmazione |
|
4. Altre impostazioni opzionali delle funzionalità avanzate |
|
5. Genera file di configurazione e programmazione |
|
Dove posso trovare informazioni sulle impostazioni di configurazione del dispositivo e sulla generazione di file di configurazione e programmazione?
Dispositivi Intel Agilex
Dispositivi Intel Stratix 10
Dispositivi Intel Arria 10
Dispositivi Intel Cyclone 10 GX
Dispositivi Intel Cyclone 10 LP
5. Progettazione della scheda
Dove posso trovare informazioni sulle linee guida per la progettazione della configurazione dei dispositivi?
Dispositivi Intel Agilex
Dispositivi Intel Stratix 10
Dispositivi Intel Arria 10
- AN 738: Linee guida per la progettazione dei dispositivi Intel Arria 10
- AN 763: Linee guida per la progettazione dei dispositivi SoC Arria 10
Dispositivi Intel Cyclone 10 GX
Dispositivi Intel Cyclone 10 LP
Dove posso trovare informazioni sulle linee guida di connessione per il pin di configurazione?
Dispositivi Intel Agilex
- Linee guida per la connessione dei pin della famiglia di dispositivi Intel Agilex - È possibile eseguire la ricerca utilizzando le parole chiave "Pin di configurazione dedicata/JTAG", "Pin di Gestione dispositivi sicuro (SDM)" e "Pin di configurazione opzionali/a doppio scopo"
Dispositivi Intel Stratix 10
- Linee guida per la connessione dei pin della famiglia di dispositivi Intel Stratix 10 GX, MX, TX e SX - È possibile eseguire ricerche utilizzando le parole chiave "Pin di configurazione dedicata/JTAG", "Pin di Gestione dispositivi sicuro (SDM)" e "Pin di configurazione opzionali/a doppio scopo"
Dispositivi Intel Arria 10
- Linee guida per la connessione dei pin della famiglia di dispositivi Intel Arria 10 GX, GT e SX - È possibile eseguire la ricerca utilizzando le parole chiave "Pin di configurazione dedicata/JTAG", "Pin di configurazione opzionali/a doppio scopo" e "Pin di riconfigurazione parziale"
Dispositivi Intel Cyclone 10 GX
- Linee guida per la connessione dei pin della famiglia di dispositivi Intel Cyclone 10 GX - È possibile eseguire la ricerca utilizzando le parole chiave "Pin di configurazione dedicati/JTAG" e "Pin di configurazione opzionali/a doppio scopo"
Dispositivi Intel Cyclone 10 LP
- Linee guida per la connessione dei pin della famiglia di dispositivi Intel Cyclone 10 LP - È possibile eseguire ricerche utilizzando le parole chiave "Pin di configurazione/JTAG"
Dove posso trovare informazioni sulle specifiche di configurazione?
La specifica di configurazione nel foglio dati del dispositivo specifica le seguenti specifiche:
- Specifiche di temporizzazione per i pin di controllo della configurazione
- Specifiche di temporizzazione/prestazioni per ciascuno schema di configurazione supportato
- Dimensioni del flusso di bit di configurazione
- Stima del tempo di configurazione per ogni schema di configurazione supportato
Dispositivi Intel Agilex
- Scheda tecnica del dispositivo Intel Agilex - È possibile eseguire la ricerca utilizzando la parola chiave "Specifiche di configurazione" e "Tempo di rampa di alimentazione"
Dispositivi Intel Stratix 10
- Scheda tecnica del dispositivo Intel Stratix 10 - È possibile eseguire la ricerca utilizzando la parola chiave "Specifiche di configurazione" e "Tempo di rampa di alimentazione"
Dispositivi Intel Arria 10
- Scheda tecnica del dispositivo Intel Arria 10 - È possibile eseguire la ricerca utilizzando la parola chiave "Specifiche di configurazione" e "Tempo di rampa di alimentazione"
- Intel Arria 10 Core Fabric and General Purpose I/Os Handbook - È possibile eseguire ricerche utilizzando le parole chiave "FAST POR"
Dispositivi Intel Cyclone 10 GX
- Scheda tecnica del dispositivo Intel Cyclone 10 GX - È possibile eseguire la ricerca utilizzando la parola chiave "Specifiche di configurazione" e "Tempo di rampa di alimentazione"
- Intel Cyclone 10 GX Core Fabric e General Purpose I/Os Handbook - È possibile eseguire ricerche utilizzando le parole chiave "fast POR"
Dispositivi Intel Cyclone 10 LP
- Scheda tecnica del dispositivo Intel Cyclone 10 LP - È possibile eseguire la ricerca utilizzando la parola chiave "Configurazione e specifiche JTAG" e "Tempo di rampa di alimentazione"
- Intel Cyclone 10 LP Core Fabric e General Purpose I/Os Handbook - È possibile eseguire ricerche utilizzando le parole chiave "FAST POR"
6. Eseguire il debug
Risoluzione dei problemi di configurazione FPGA
Strumento di debug della console di sistema FPGA Intel Agilex e Intel Stratix 10 utilizzando JTAG
Intel Stratix 10 FPGA SDM Debug Toolkit consente di eseguire il debug dei problemi di configurazione.
- È disponibile nel software Intel Quartus Prime Pro Edition v18.1 e versioni successive.
Stai cercando uno strumento per eseguire il debug di errori di configurazione / sicurezza di progettazione / controllo di ridondanza ciclica (CRC) di rilevamento degli errori su dispositivi Intel® Arria® 10?
- Per ottenere questo strumento di diagnostica della configurazione, contattare il rappresentante di vendita Intel®.
È possibile utilizzare questo strumento di risoluzione dei problemi o l'analisi della struttura dei guasti per identificare possibili cause di errore di configurazione.
Soluzione Knowledge Base
Vai alla Knowledge Base, inserisci le parole chiave del problema che affronti per trovare la soluzione.
Dispositivi di configurazione supportati da Intel®
Dispositivi di configurazione di terze parti supportati da Intel
La tabella 3 mostra i criteri dei dispositivi di configurazione di terze parti supportati da Intel Quartus Convert Programming File Tools e Quartus Programmer versione 21.3 Pro Edition e 20.1 Standard Edition.
Tabella 3 - Dispositivi di configurazione di terze parti supportati da Intel
Intel FPGA |
Venditore |
P/N |
Indirizzamento dei byte |
Impostazioni dell'orologio fittizio ASx1 ASx4 |
Flash permanente quad-abilitato? |
Dispositivi Flash testati e supportati da Intel |
|
|---|---|---|---|---|---|---|---|
Intel Agilex |
Micron |
MT25QU128 |
3 byte(1) |
N/D |
10(4) |
No(6) |
MT25QU128ABA8ESF-0SIT |
MT25QU256 |
MT25QU256ABA8E12-1SIT |
||||||
MT25QU512 |
MT25QU512ABB8ESF-0SIT |
||||||
MT25QU01G |
MT25QU01GBBB8ESF-0SIT |
||||||
MT25QU02G |
MT25QU02GCBB8E12-0SIT |
||||||
Macronix · |
MX25U128(10) |
3 byte(1) |
N/D |
6(1) |
No(6) |
MX25U12835FMI-100 |
|
MX25U256(10) |
MX25U25645GMI00 |
||||||
MX25U512(10) |
MX25U51245GMI00 |
||||||
MX66U512(10) |
MX66U51235FXDI-10G |
||||||
MX66U1G(10) |
MX66U1G45GXDI00 |
||||||
MX66U2G(10) |
MX66U2G45GXRI00 |
||||||
ISSI · |
IS25WP512M |
3 byte(1) |
N/D |
6(1) |
No(6) |
IS25WP512M-RHLE |
|
Intel Stratix 10 · |
Micron |
MT25QU128 |
3 byte(1) |
N/D |
10(4) |
No(6) |
MT25QU128ABA8ESF-0SIT |
MT25QU256 |
MT25QU256ABA8E12-1SIT |
||||||
MT25QU512 |
MT25QU512ABB8ESF-0SIT |
||||||
MT25QU01G |
MT25QU01GBBB8ESF-0SIT |
||||||
MT25QU02G |
MT25QU02GCBB8E12-0SIT |
||||||
Macronix · |
MX25U128(10) |
3 byte(1) |
N/D |
6(1) |
No(6) |
MX25U12835FMI-100 |
|
MX25U256(10) |
MX25U25645GMI00 |
||||||
MX25U512(10) |
MX25U51245GMI00 |
||||||
MX66U512(10) |
MX66U51235FXDI-10G |
||||||
MX66U1G(10) |
MX66U1G45GXDI00 |
||||||
MX66U2G(10) |
MX66U2G45GXRI00 |
||||||
Intel Arria 10, Intel Cyclone 10 GX |
Micron |
MT25QU256 |
4 byte(4) |
10(4) |
10(4) |
No(6) |
MT25QU256ABA8E12-1SIT |
MT25QU512 |
MT25QU512ABB8ESF-0SIT |
||||||
MT25QU01G |
MT25QU01GBBB8ESF-0SIT |
||||||
MT25QU02G |
MT25QU02GCBB8E12-0SIT |
||||||
Macronix · |
MX25U256(3) |
4 byte(5) |
10(5) |
10(5) |
Sì(6) |
MX25U25645GXDI54 |
|
MX25U512(3) |
MX25U51245GXDI54 |
||||||
MX66U1G(3) |
MX66U1G45GXDI54 |
||||||
MX66U2G(3) |
MX66U2G45GXRI54 |
||||||
Ciclone V, Arria V, Stratix V |
Micron |
MT25QL128 · |
3 byte(1) |
12(4) |
12(4) |
No(6) |
MT25QL128ABA8ESF-0SIT |
MT25QL256 |
4 byte(4) |
4(4) |
10(4) |
No(6) |
MT25QL256ABA8ESF-0SIT |
||
MT25QL512 |
MT25QL512ABB8ESF-0SIT |
||||||
MT25QL01G |
MT25QL01GBBB8ESF-0SIT |
||||||
MT25QL02G |
MT25QL02GCBB8E12-0SIT |
||||||
Macronix · |
MX25L128 · |
3 byte(1)(2) |
8(1) |
6(1) |
No(6) |
MX25L12833FMI-10G |
|
MX25L256 · |
MX25L25645GMI-08G |
||||||
MX25L512 · |
MX25L51245GMI-08G |
||||||
Cipresso |
S25FL128 · |
3 byte(1)(2) |
8(1) |
7(1) |
No(6) |
S25FL128SAGMFI000 |
|
S25FL256 · |
S25FL256SAGMFI000 |
||||||
S25FL512 · |
S25FL512SAGMFI0I0 |
||||||
Ciclone 10 LP |
Micron |
MT25QL128 · |
3 byte(1)(2) |
8(1) |
N/D |
No(6) |
MT25QL128ABA8ESF-0SIT |
MT25QL256 |
MT25QL256ABA8ESF-0SIT |
||||||
MT25QL512 |
MT25QL512ABB8ESF-0SIT |
||||||
MT25QL01G |
MT25QL01GBBB8ESF-0SIT |
||||||
MT25QL02G |
MT25QL02GCBB8E12-0SIT |
||||||
Macronix · |
MX25L128 · |
3 byte(1)(2) |
8(1) |
N/D |
No(6) |
MX25L12833FMI-10G |
|
MX25L256 · |
MX25L25645GMI-08G |
||||||
MX25L512 · |
MX25L51245GMI-08G |
||||||
Cipresso |
S25FL128 · |
3 byte(1)(2) |
8(1) |
N/D |
No(6) |
S25FL128SAGMFI000 |
|
S25FL256 · |
S25FL256SAGMFI000 |
||||||
S25FL512 · |
S25FL512SAGMFI0I0 |
||||||
- Utilizzo dell'impostazione predefinita dei dispositivi di configurazione.
- Quando si esegue l'aggiornamento remoto del sistema, l'indirizzo iniziale delle immagini deve essere impostato entro i primi 128 Mb.
- I dispositivi Intel Arria 10 e Intel Cyclone 10 GX supportano solo i dispositivi di configurazione Macronix con numero di parte MX25U25645GXDI54, MX25U51245GXDI54, MX66U1G45GXDI54, MX66U2G45GXRI54.
- Il programmatore Intel Quartus ha impostato il registro di configurazione non volatile durante l'operazione di programmazione. L'utente deve impostare manualmente il registro se utilizza un programmatore di terze parti.
- I dispositivi di configurazione sono permanenti a questo valore, l'utente non ha le opzioni per modificare questa impostazione.
- Intel Quartus Programmer emette il comando per abilitare la modalità quad
- Questi dispositivi di configurazione non sono supportati dal core IP Intel FPGA ASMI Parallel I legacy e dal core IP FPGA Intel ASMI Parallel II. Per il nuovo design, fare riferimento a Generic Serial Flash Interface Intel FPGA IP core.
- AS x 1 - Supporto configurazione seriale attiva larghezza dati 1 bit
- AS x 4 - Lo schema di configurazione seriale attivo supporta la larghezza dei dati a 4 bit
- I dispositivi Intel Stratix 10 e Intel Agilex non supportano i dispositivi di configurazione Macronix con numero di parte MX25U25645GXDI54, MX25U51245GXDI54, MX66U1G45GXDI54 e MX66U2G45GXRI54.
Esempi di progettazione e progetti di riferimento
Esempi di progettazione e progetti di riferimento
Dispositivi Intel Agilex
- Agilex Mailbox Client Intel FPGA IP Core Design Example (accesso flash QSPI e aggiornamento del sistema remoto)
- Lettura dell'ID del chip utilizzando AVST Mailbox IP in Agilex
- Intel Agilex P-tile CvP Esempio di progettazione per la modalità di inizializzazione
Dispositivi Intel Stratix 10
- Stratix 10 Mailbox Client Intel FPGA IP Core Design Example (accesso flash QSPI e aggiornamento remoto del sistema)
- Esempio di progettazione dell'inizializzazione Intel Stratix 10 CvP
- Esempio di progettazione Intel Stratix 10 H-Tile CvP
- Intel Stratix 10 H-tile CvP Esempio di progettazione per la modalità di inizializzazione
- Intel Stratix 10 H-tile CvP Esempio di progettazione per la modalità di aggiornamento
- Stratix 10 Serial Flash Mailbox Client Intel FPGA IP Core Design Esempio
Dispositivi Intel Arria 10
- Progetti di esempio CvP per Arria 10 GX FPGA Development Kit (FPGA Wiki)
- Aggiornamento del sistema remoto (RSU) Intel Arria 10 con interfaccia Avalon-MM (FPGA Wiki)
- Portale di aggiornamento della scheda che utilizza il progetto di riferimento della memoria flash EPCQ
- Configurazione di Intel Arria 10 tramite PCIe Init Reference Design
- Aggiornamento del sistema remoto
- Programmatore Flash Personalizzabile per Arria 10
Dispositivi Intel Cyclone 10 GX
- Esempio di progettazione dell'inizializzazione Intel Cyclone 10 GX CvP
- Cyclone 10 GX Aggiornamento del sistema remoto
Dispositivi Intel Cyclone 10 LP
Corsi di formazione e video
Corsi di formazione
Titolo |
Digitare |
Descrizione |
|---|---|---|
In linea |
Scoprite gli schemi di configurazione, le soluzioni, le funzionalità e gli strumenti disponibili per la configurazione di FPGA Intel e la programmazione di dispositivi di configurazione. |
|
In linea |
Scoprite la differenza tra tutti gli schemi di configurazione che possono essere utilizzati per configurare gli FPGA Intel. |
|
In linea |
Ulteriori informazioni sui dispositivi di configurazione FPGA Intel, sui caricatori flash seriali e paralleli e sulle soluzioni di configurazione integrate |
|
In linea |
Scopri le esclusive funzionalità di configurazione disponibili nei dispositivi Intel Stratix 10 |
|
Aggiornamento remoto del sistema nei dispositivi Intel MAX 10 |
In linea |
Scopri come configurare ed eseguire una RSU in un dispositivo Intel MAX 10 |
In linea |
Scopri il flusso e gli strumenti disponibili per personalizzare e generare rapidamente il software di avvio della seconda fase |
|
In linea |
Impara a generare e programmare FPGA SoC Intel® Arria® 10 con immagine di avvio di seconda fase crittografata e/o firmata |
|
Mitigazione dei disturbi di singoli eventi nei dispositivi Intel Arria 10 e Intel Cyclone 10 GX |
In linea |
Scopri le funzionalità delle famiglie di dispositivi Intel® Arria® 10 e Intel Cyclone 10 GX che possono essere utilizzate nella progettazione della tua soluzione di mitigazione SEU |
Mitigazione SEU nei dispositivi FPGA Intel: tagging della gerarchia |
In linea |
Scopri come migliorare la tua soluzione di elaborazione della sensibilità integrando la tecnica di mitigazione SEU (Single Event Upset) con la funzionalità denominata hierarchy tagging |
In linea |
Informazioni sul core IP di Fault Injection e sul software Fault Injection Debugger per ridurre il tasso di failure in time (FIT) |
|
In linea |
Scopri come utilizzare l'interfaccia Flash seriale generica Intel FPGA IP Core per programmare qualsiasi periferica flash di tipo SPI (Serial Peripheral Interface) |
|
Panoramica dell'hardware SoC: controller Flash e protocolli di interfaccia |
In linea |
Informazioni sull'Hard Processor Subsystem (HPS) disponibile nei SoC Cyclone V, Arria V e Arria 10. La formazione online include informazioni sui controller di archiviazione non volatili e sui vari protocolli di interfaccia. |
Riconfigurazione parziale per i dispositivi FPGA Intel: introduzione e assegnazioni di progetti |
In linea |
Formazione sulla riconfigurazione parziale parte 1 di 4. Questa parte della formazione introduce alla funzionalità PR e al flusso di progettazione generale per un progetto PR. Imparerai anche le assegnazioni della partizione di progettazione e dell'area di Logic Lock, le assegnazioni richieste per l'implementazione di un progetto PR e i consigli su come planimetriare un progetto per PR. |
In linea |
Formazione per la riconfigurazione parziale parte 2 di 4. Questa parte della formazione discute le linee guida per la creazione di un progetto di PR, inclusa la creazione di una logica di superset e freeze delle porte. Vengono inoltre illustrati i requisiti per un host PR, la logica aggiunta all'area statica del progetto o un dispositivo esterno per controllare le operazioni PR. |
|
Riconfigurazione parziale per i dispositivi FPGA Intel: IP host PR e implementazioni |
In linea |
Formazione di riconfigurazione parziale parte 3 di 4. Questa parte della formazione illustra tutti gli IP PR inclusi nel software Intel Quartus Prime, inclusi l'IP del controller PR, l'IP del controller regionale e l'IP del freeze bridge. Vedrai anche come utilizzare questi IP per implementare un design host interno o esterno. |
Riconfigurazione parziale per dispositivi FPGA Intel: file di output e dimostrazione |
In linea |
Formazione di riconfigurazione parziale parte 4 di 4. Questa parte finale della formazione discute l'intero flusso di progettazione per un progetto di PR. Esamina anche i file in uscita dal flusso. È inclusa anche una dimostrazione di un design PR completo e funzionale utilizzando il kit di sviluppo Intel Arria 10 GX. |
Titolo |
Descrizione |
|---|---|
Implementazione di un progetto di riconfigurazione parziale all'interno di Qsys per FPGA Intel |
Guardare questo video per informazioni su come implementare la progettazione di riconfigurazione parziale all'interno di Qsys per FPGA Intel. |
Aggiornamento e aggiornamento dei dati EPCQ remoti sulla console di sistema su FPGA Cyclone 10 LP |
Video in cui viene illustrato come eseguire la funzionalità di aggiornamento remoto del sistema su FPGA Intel Cyclone 10 LP |
Guardare questo video per informazioni su come configurare il dispositivo Intel Arria 10 utilizzando il protocollo PCIe. |
|
Come personalizzare il file JAM per più dispositivi JTAG in una singola catena JTAG Part1 |
Guarda questo video per informazioni sulla personalizzazione dei file JAM per una scheda con catene JTAG multi-dispositivo. |
Come personalizzare il file JAM per più dispositivi JTAG in una singola catena JTAG Part2 |
Guarda questo video per informazioni sulla personalizzazione dei file JAM per una scheda con catene JTAG multi-dispositivo. |
Guardare questo video per informazioni sugli schemi di configurazione diversi dalla normale configurazione JTAG. Inoltre, questo video copre il core IP del caricatore flash seriale (SFL). |
Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.