Centro per sviluppatori di schede madri

Centro soluzioni per la progettazione di schede madri

Il Board Design Solution Center fornisce risorse relative alla progettazione della scheda madre per Intel FPGAs. L'obiettivo è aiutarti a implementare PCB ad alta velocità di successo che integrano FPGAs e altri elementi.

Linee guida Intel FPGA per la progettazione della scheda madre

Questa nota dell'applicazione fornisce le linee guida consigliate per la progettazione dei PCB per alcune delle opzioni di pacchetto più complesse offerte per i dispositivi programmabili Intel. I progettisti devono anche fare riferimento alle linee guida di progettazione della scheda che sono documentate per la famiglia di dispositivi specifica.

Linee guida per la connessione dei pin

Ogni famiglia di Intel FPGA ha le proprie linee guida per la connessione dei pin. Queste linee guida sono solo raccomandazioni di Intel. È responsabilità del progettista applicare i risultati di simulazione alla progettazione e verificare la funzionalità corretta del dispositivo.

Elenchi di controllo per la revisione schematica

Intel fornisce FPGA fogli di lavoro di revisione schematica destinati ad aiutarti a rivedere lo schematico e ad aderire alle linee guida di Intel. Questi fogli di lavoro si basano sulle rispettive linee guida per la connessione dei pin del dispositivo e su altra documentazione Intel referenziata applicabile alle connessioni pin a livello di scheda che devono essere considerate al momento di finalizzare lo schema.

Stimatore di potenza precoce

Gli strumenti di analisi dell'alimentazione di Intel, tra cui gli stimatori di potenza iniziali e il software Intel® Quartus® Prime Power Analyzer, offrono la possibilità di stimare il consumo energetico dal concetto di progettazione iniziale all'implementazione della progettazione. Man mano che fornisci maggiori dettagli sulle tue caratteristiche di progettazione, l'accuratezza della stima è migliorata con la tecnologia Power Analyzer.

Rete di distribuzione dell'alimentazione (PDN)

Lo strumento di progettazione PDN offre un modo rapido, accurato e interattivo per determinare il giusto numero di condensatori di disaccoppiamento per compromessi ottimali di costi e prestazioni.

Centro risorse per il debug on-chip

Intel offre un portafoglio di strumenti di debug on-chip. Gli strumenti di debug on-chip consentono l'acquisizione in tempo reale dei nodi interni nella progettazione per aiutarti a verificare rapidamente la tua progettazione senza l'uso di apparecchiature esterne.

Scansione dei confini

Intel fornisce file del linguaggio di descrizione della scansione limite (BSDL) per le specifiche IEEE Standard 1149.1, IEEE Standard 1149.6 e IEEE Standard 1532. I file BSDL forniscono una sintassi che consente al dispositivo di eseguire test di boundary-scan (BST) e programmabilità in-system (ISP).

Leggimi per primo

Un punto di partenza per comprendere e utilizzare rapidamente i prodotti, i materiali collaterali e le risorse Intel®.

Risorse di supporto per il download e l'installazione

Sono disponibili diverse opzioni per il download del software, gli aggiornamenti software e il supporto aggiuntivo per i dispositivi. L'opzione scelta dipende dalla velocità di download, dai requisiti di progettazione e dai metodi di installazione.

Formazione tecnica

Intel FPGA Technical Training offre formazione per aiutarti ad affinare il tuo vantaggio competitivo. Approfittate dell'interattività di uno dei nostri corsi in aula con istruttore/virtuale o della flessibilità e della comodità di un corso online di oggi.

Albero del potere

L'albero dell'alimentazione illustra il flusso di alimentazione principale attraverso un albero di convertitori di potenza che convertono l'alimentatore principale alla tensione e alla corrente necessarie per guidare vari carichi. Ogni FPGA design ha requisiti di consumo energetico unici che richiedono un albero energetico unico.

Regolatori di tensione

Questo white paper illustra come identificare le varie guide associate ai dispositivi Intel®, analizzare i requisiti di alimentazione e selezionare i moduli di regolatore di tensione appropriati. Questo white paper illustra anche un esempio pratico di progettazione.

Controller di gestione della scheda madre

Molti dei FPGAs e SoC di oggi hanno più binari di alimentazione che devono essere attivati in un ordine specifico e monitorati durante il runtime per garantire il corretto funzionamento del dispositivo. Per ulteriori informazioni, fare riferimento alla nota di applicazione del controller di gestione della scheda madre AN 761.

Interfaccia di memoria esterna

Intel fornisce soluzioni per una serie di protocolli di memoria SDRAM e SRAM mainstream, nonché tecnologie di memoria seriale, come Hybrid Memory Cube (HMC) e Bandwidth Engine. Le nostre soluzioni di interfaccia di memoria includono opzioni di controller di memoria ad alte prestazioni, opzioni PHY di memoria e opzioni front-end multi-porta.

Strumenti di progettazione PCB cadenza

Visualizza le librerie e i simboli di ingombro del PCB per Cadence Capture CIS e Allegro Design Entry HDL (Allegro DE-HDL).

Strumenti di progettazione di PCB di grafica mentore

Visualizza le librerie di ingombro dei PCB per gli strumenti di progettazione dei PCB di grafica Mentor.

File pin-out

Questo sito Web contiene file scaricabili che elencano Intel FPGA descrizioni pin-out. Per ciascun dispositivo sono disponibili fino a tre tipi di file: file in formato documento portatile (.pdf), file di testo (.txt) e file Microsoft* Excel (.xls).

Linee guida per la connessione dei pin

Questo sito Web fornisce le connessioni dei pin consigliate per ciascun dispositivo. Nota: è necessario applicare i risultati di simulazione alla progettazione per verificare la funzionalità corretta del dispositivo.

Stima anticipata dell'alimentazione

Questo sito Web contiene informazioni sull'analisi e la stima dell'alimentazione. L'analisi dell'alimentazione e gli stimatori di potenza iniziali offrono la possibilità di stimare il consumo energetico dal concetto di progettazione iniziale all'implementazione della progettazione.

Rete di distribuzione dell'alimentazione

Questo sito Web contiene informazioni sulla progettazione della rete di distribuzione dell'alimentazione (PDN). Per ogni alimentatore, è necessario scegliere una rete di condensatori di disaccoppiamento di massa e ceramica. Sebbene sia possibile utilizzare la simulazione SPICE per simulare il circuito, lo strumento di progettazione PDN offre un modo rapido, accurato e interattivo per determinare il giusto numero di condensatori di disaccoppiamento per compromessi ottimali di costi e prestazioni.

Gestione termica

Questo sito Web fornisce informazioni sulla gestione termica. La gestione termica è un'importante considerazione di progettazione. I pacchetti di dispositivi Intel® sono progettati per ridurre al minimo la resistenza termica e massimizzare la dissipazione della potenza. Alcune applicazioni dissipano più energia e richiedono soluzioni termiche esterne, tra cui dissipatori di calore.

Confezione e resistenza termica

Questa pagina contiene link alla resistenza termica e ai dettagli del pacchetto per tutte le famiglie di dispositivi.

Revisione schematica

Questo sito Web fornisce fogli di lavoro di revisione schematica per aiutarti a rivedere lo schematico e ad aderire alle linee guida per la progettazione

Terminologia dell'integrità del segnale

Questo sito Web contiene informazioni sugli effetti della linea di trasmissione, la mancata corrispondenza dell'impedenza, l'attenuazione del segnale, il crosstalk e le uscite di commutazione simultanee.

Modelli SPICE

Questo sito Web contiene informazioni sui kit SPICE per Intel FPGAs. I kit SPICE per Intel FPGAs offrono modelli che supportano un'ampia varietà di funzionalità di I/O per processo, tensione e temperatura (PVT).

Modelli IBIS

Questo sito Web contiene informazioni sui modelli IBIS. Il modello IBIS consente lo sviluppo di modelli di dispositivi che preservano la natura proprietaria dei design dei dispositivi a circuito integrato, fornendo allo stesso tempo modelli ricchi di informazioni per l'integrità del segnale e l'analisi della compatibilità elettromagnetica (EMC).

Linee guida per la progettazione di PCB ad alta velocità

Questo documento è una linea guida per i layout e i design dei PCB associati ai sistemi ad alta velocità.

Selezione dei materiali dialettica

Questa nota dell'applicazione è destinata ai progettisti di PCB che pianificano di utilizzare dispositivi basati su ricetrasmettitori ad alta velocità e tratta due argomenti di progettazione chiave:

• Selezione di materiale dielettrico
• Ulteriore inclinazione introdotta nelle coppie differenziali a causa delle variazioni locali della costante dielettrica (Er), derivante dal modello di trama in fibra di vetro in un materiale dielettrico.

Discute inoltre le varie strategie che è possibile utilizzare per compensare l'effetto di tessiture in fibra di vetro, espandere le conoscenze esistenti ed elenca vari documenti tecnici per ulteriori informazioni.

Inclinazione della scheda

Questo sito Web consente di scaricare lo strumento per parametri di inclinazione della scheda. I risultati dello strumento per parametri di inclinazione della scheda si basano sui ritardi di traccia della scheda di circuiti stampati simulati, sui ritardi del pacchetto del dispositivo (se applicabile) e sulle formule del Manuale dei parametri delle interfacce di memoria esterne. Lo strumento accetta l'input fornito e calcola i parametri di inclinazione.

Revisione del layout del dispositivo

Questo documento guida a completare una revisione del layout della scheda utilizzando un Intel FPGA. Il contenuto tecnico è diviso in aree di concentrazione come i piani di alimentazione e lo stack up, i segnali critici, il montaggio dei componenti e i connettori.

Ingombro PCB (cadenza)

Librerie pcb footprint per strumenti PCB Cadence* Allegro.

Impronte PCB (grafica Mentor)

Libreria mentor Graphics* Expedition Tool Footprint (informazioni sui pacchetti fisici).

Centro risorse per il debug on-chip

Inizia qui per scoprire tutti gli strumenti, gli esempi, la documentazione e la formazione disponibili per aiutarti a progettare i PCB e aiutarti a eseguire il debug della progettazione FPGA.

Supporto BSDL

I file BSDL IEEE 1149.1 disponibili su questo sito Web sono utilizzati per BST pre e post-configurazione.

Toolkit di interfaccia di memoria esterna

EMIF Toolkit consente di diagnosticare e eseguire il debug dei problemi di calibrazione e di produrre report di margine per l'interfaccia di memoria esterna.

Toolkit ricetrasmettitore

Transceiver Toolkit aiuta FPGA e i progettisti di schede a convalidare l'integrità del segnale del collegamento del ricetrasmettitore in tempo reale in un sistema e a migliorare il tempo di ricezione della scheda. Testare la velocità di errore di bit (BER) eseguendo contemporaneamente più link alla velocità dei dati di destinazione per convalidare la progettazione della scheda madre.

Console di sistema

System Console è uno strumento di debug flessibile a livello di sistema che aiuta i progettisti a eseguire il debug rapido ed efficiente della loro progettazione mentre la progettazione è in esecuzione a tutta velocità in un FPGA. La console di sistema consente ai progettisti di inviare transazioni a livello di sistema di lettura e scrittura nel loro Platform Designer (in precedenza Qsys) per aiutare a isolare e identificare i problemi. Offre inoltre un modo rapido e semplice per controllare i clock di sistema e monitorare gli stati di ripristino, il che può essere particolarmente utile durante l'apertura della scheda.

Centro di supporto per l'integrità del segnale e dell'alimentazione

Scoprite gli strumenti e i modelli di integrità del segnale, nonché l'analisi e la stima dell'alimentazione.

Imballaggio e resistenza termica

Informazioni sul pacchetto, tra cui codici di ordinazione, acronimo del pacchetto, materiale leadframe, finitura del piombo (placcatura), riferimento di contorno JEDEC*, complanarità del piombo, peso, livello di sensibilità all'umidità e altre informazioni speciali. Le informazioni sulla resistenza termica includono il conteggio dei pin del dispositivo, il nome del pacchetto e i valori di resistenza.

Centro di supporto per le interfacce di memoria esterna

Il manuale EMIF (External Memory Interface) contiene informazioni e documentazione relative alla progettazione dell'interfaccia di memoria esterna, all'implementazione e alla parametrizzazione della proprietà intellettuale (IP), alla simulazione, al debug e molto altro ancora.

Risoluzione dei problemi di configurazione FPGA

È possibile utilizzare questo strumento di risoluzione dei problemi per identificare le possibili cause di un tentativo di configurazione FPGA non riuscito. Sebbene questo strumento di risoluzione dei problemi non copra tutti i casi possibili, identifica la maggior parte dei problemi riscontrati durante la configurazione.

Portale risorse di supporto

Una raccolta completa di documentazione FPGA, video pratici, forum della comunità, corsi di formazione online e un negozio di design in cui i clienti possono accedere a una serie di esempi di progettazione FPGA. Le ore di video da ingegnere a ingegnere offrono una procedura visiva per risolvere problemi di progettazione comuni.