Il Platform Designer (in precedenza Qsys) System Design Tutorial (PDF) guida l'utente nella procedura di creazione di un sistema di tester di memoria con un approccio dall'alto verso il basso. Introduce nuovi concetti di isolamento gerarchico e componenti generici. Dimostra nuove funzionalità come l'istanziazione di un componente generico come blackbox, il controllo dell'integrità del sistema e i requisiti di interfaccia e la sincronizzazione delle impostazioni dei dispositivi e dei riferimenti alla proprietà intellettuale (IP) del software Intel® Quartus® Prime Pro Edition e Platform Designer.
Il design è scalabile per testare qualsiasi interfaccia slave Avalon® Memory Mapped (Avalon®-MM) in grado di accedere in lettura e scrittura in modo da poter utilizzare questo esempio di progettazione come punto di partenza per testare molti altri tipi di memoria e interfacce.
Il Qsys System Design Tutorial - Standard Edition (PDF) fornisce istruzioni passo per passo per creare e verificare una progettazione con lo strumento di integrazione del sistema nel software Intel® Quartus® Prime. Questo esempio di progettazione include componenti per progettare un sistema di tester di memoria. Nell'esercitazione, si eseguono i seguenti passaggi:
- Creare una progettazione di tester di memoria utilizzando i componenti nello strumento di integrazione del sistema
- Costruisci la progettazione con livelli gerarchici di sottosistemi
- Programmare il FPGA e calcolare l'efficienza della memoria riportata dal tester
- Utilizzare i modelli funzionali bus (BBF) per convalidare uno dei componenti di progettazione nella simulazione
- Utilizzare la console di sistema per controllare il sistema utilizzando un JTAG sul bridge Avalon®-MM
Requisiti software
Questa progettazione richiede il software Intel® Quartus® Prime, che include:
- suite di progettazione Nios® II embedded
- Software ModelSim*-Intel® FPGA o Starter Edition
Utilizzo di esempi di progettazione
- Esempio di progettazione tutorial di Platform Designer per Intel® Arria® 10 FPGA (.zip)
- Il file ZIP contiene tutti i file hardware e software necessari per seguire le procedure nel Platform Designer System Design Tutorial, insieme a una progettazione completata. Gli obiettivi di progettazione Intel® Arria® 10 GX FPGA Development Kit, con scheda secondaria SDRAM DDR4 installata. La progettazione è stata testata nel software Intel® Quartus® Prime Pro Edition v17.0.
- Esempio di progettazione del tutorial Qsys per Intel® Arria® 10 FPGA (.zip)
- Il file ZIP contiene la progettazione completata destinata Intel® Arria® 10 GX FPGA Development Kit, con la scheda secondaria SDRAM DDR4 installata. La progettazione è stata testata nel software Intel® Quartus® Prime Standard Edition v16.1.
- Esempio di progettazione del tutorial Qsys (.zip)
- Il file ZIP contiene tutti i file hardware e software necessari per seguire le procedure nell'esercitazione di progettazione del sistema Qsys e utilizzare l'esempio di progettazione. La progettazione si rivolge ai seguenti kit di sviluppo:
- Il file README incluso in questa progettazione fornisce istruzioni su come trasferire questa progettazione sulla scheda personalizzata che soddisfa i seguenti requisiti della scheda:
- serie Stratix, Cyclone o Arria® FPGA
- Disponibili elementi logici 12K (LE) o tabelle di ricerca adattiva (ALUT)
- 128 KB di bit di memoria disponibili
- Connessione cavo di programmazione JTAG
- Memoria esterna da testare e controller di memoria con l'interfaccia slave Avalon®-MM
- serie Stratix, Cyclone o Arria® FPGA
L'utilizzo di questo progetto è regolato e soggetto ai termini e condizioni del contratto di licenza di progettazione di riferimento hardware Intel.
Diagramma a blocchi
Fare riferimento al diagramma a blocchi seguente per una panoramica della struttura di progettazione e dei componenti o core del sistema inclusi nell'esempio.