VHDL: RAM a porta singola

author-image

di

Questo esempio descrive un design della RAM a 64 bit x a 8 bit a porta singola con indirizzi di lettura e scrittura comuni in VHDL. Gli strumenti di sintesi sono in grado di rilevare i progetti di RAM a porta singola nel codice HDL e dedurre automaticamente le megafunzioni altsyncram o altdpram, a seconda dell'architettura del dispositivo di destinazione.

Figura 1. Diagramma di livello superiore della RAM a porta singola.

Scaricare i file utilizzati in questo esempio:

L'utilizzo di questo progetto è regolato e soggetto ai termini e condizioni del Contratto di licenza Intel® Design Example.

Tabella 1. Scheda porta RAM a porta singola

Nome porta

Digitare

Descrizione

dati[7:0]

Input

Input di dati a 8 bit

addr[5:0]

Input

Ingresso indirizzo a 6 bit

noi

Input

Input di attivazione scrittura

Clk

Input

Ingresso clock

q[7:0]

Output

Output dati a 8 bit

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.