VHDL: moltiplicatore firmato

author-image

di

Questo esempio descrive un progetto di moltiplicatore firmato a 8 bit in VHDL. Gli strumenti di sintesi rilevano i progetti moltiplicatori nel codice HDL e inferi lpm_mult megafunzioni.

Figura 1. Diagramma di primo livello del moltiplicatore firmato.

Scaricare i file utilizzati in questo esempio:

L'utilizzo di questo progetto è regolato e soggetto ai termini e condizioni del Contratto di licenza Intel® Design Example.

Tabella 1. Scheda porta moltiplicatore firmata

Descrizione tipo nome porta
a[7:0], b[7:0] Input Input di dati a 8 bit per unità moltiplicatore
risultato[15:0] Output Output di dati a 16 bit dell'unità moltiplicatore
Visualizza tutto Mostra di meno

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.