VHDL: ROM a doppia porta

author-image

By

Questo esempio descrive una progettazione di ROM a due porte a 8 bit a 256 bit con due porte di indirizzo per le operazioni di lettura in VHDL. Gli strumenti di sintesi sono in grado di rilevare i progetti di ROM nel codice HDL e dedurre automaticamente l'altsyncram o lpm_rom megafunzioni a seconda dell'architettura del dispositivo di destinazione.

Figura 1. Diagramma di primo livello rom a due porte.

Scaricare i file utilizzati in questo esempio:

L'utilizzo di questo progetto è regolato e soggetto ai termini e condizioni del Contratto di licenza Intel® Design Example.

Tabella 1. Scheda di porta ROM a doppia porta

Descrizione tipo nome porta
addr_a[7:0], addr_b[7:0] Input Input di indirizzo di lettura a 8 bit per la porta A e la porta B
Clk Input Ingresso clock
q_a[7:0], q_b[7:0] Output Output di dati a 8 bit per la porta A e la porta B

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.