VHDL: albero binario della mammella

author-image

di

Questo esempio descrive un albero binario adder a 8 bit in VHDL. Per i dispositivi con tabelle di ricerca a 4 input in elementi logici (LE), l'utilizzo di una struttura ad albero binaria adder può migliorare in modo significativo le prestazioni.

Figura 1. Diagramma di livello superiore dell'albero binario della vescica.

Scaricare i file utilizzati in questo esempio:

L'utilizzo di questo progetto è regolato e soggetto ai termini e condizioni del Contratto di licenza Intel® Design Example.

Tabella 1. Elenco di porte binarie dell'albero Adder

Descrizione tipo nome porta
a[7:0], b[7:0], c[7:0],
d[7:0], e[7:0]
Input Input di dati a 8 bit
Clk Input Ingresso clock
risultato[7:0] Output Output dati a 8 bit

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.