Esempi di progettazione Verilog

I seguenti esempi forniscono istruzioni per l'implementazione di funzioni utilizzando Verilog HDL. Per ulteriori informazioni sul supporto verilog, consultare Intel® Quartus® Guida del software Prime.

Per ulteriori esempi di design Verilog per dispositivi Intel, fare riferimento al capitolo degli stili di codifica HDL consigliati delle guide utente Intel Quartus Prime Software. È inoltre possibile accedere agli esempi HDL Verilog dai modelli di linguaggio nel software Intel Quartus Prime.

Funzioni del processore Embedded Verilog

• Esempio di progettazione hardware del processore Fast Nios® II

Funzioni di comunicazione Verilog

• Progettazione loopback POS-PHY LEVEL4 (SPI4.2) su Stratix® III/Stratix® IV Development Board

Funzioni aritmetiche Verilog

• Adder/Subtractor
• Albero binario Adder
• Albero della mammella ternaria
• Contatore con parametri
• Contatore comportamentale
• Contatore grigio

Funzioni di memoria Verilog

• RAM sincrona a doppio clock
• RAM sincrona a clock singolo
• RAM con parametri con porte di input e output separate
• Vera RAM a doppia porta con un clock singolo
• RAM a porta singola

Funzioni di bus e I/O Verilog

• Funzionalità di I/O differenziale ad alta velocità
• Creazione di istanze a tre stati
• Pin bidirezionale

Funzioni logici Verilog

• Registro di turno 1x64
• Registro a turno 8x64 con tap
• Contatore con ripristino asincrono
• Macchina a stato sincrono
• Modelli Verilog HDL per macchine a stato

Funzioni di elaborazione digitale del segnale Verilog (DSP)

• Modello Verilog HDL per dedurre i blocchi DSP in Stratix III e IV FPGAs
• Ottenere un guadagno di unità nella coppia a virgola mobile a blocchi IFFT+FFT
• Ricarica del coefficiente per il compilatore FIR
• FFT con lunghezza di trasformazione a 32K punti
• Moltiplicatore firmato con I/O registrato
• Moltiplicatore firmato-Adder
• Moltiplicatore senza segno
• Multipier-accumulatore non firmato

Altre funzioni Verilog

• Creazione di un design gerarchico

Come utilizzare gli esempi di VERILOG HDL

Intel fornisce esempi di progettazione HDL Verilog come file eseguibili scaricabili o visualizzati come testo nel browser Web. Selezionare il collegamento al file eseguibile per scaricare il file sul disco rigido. Per utilizzare esempi Verilog HDL visualizzati come testo nel software Intel Quartus Prime, copiare e incollare il testo dal browser Web nell'editor di testo. Assicurarsi che il nome del file di progettazione HDL Verilog (.v) corrisponda al nome dell'entità nell'esempio. Ad esempio, se il nome dell'entità è myram, salvare il file come myram.v.