Verilog HDL: contatore grigio

author-image

di

Questo esempio descrive una progettazione del contatore con codice grigio a 8 bit in Verilog HDL. Gli output del codice grigio differiscono in un solo bit per ogni due valori successivi.

Figura 1. Diagramma di primo livello del contatore grigio.

Scaricare i file utilizzati in questo esempio:

Tabella 1. Elenco di porte del contatore grigio

Descrizione tipo nome porta
Clk Input Ingresso clock
Attivare Input Attivare l'input
Reimpostare Input Reimposta input
gray_count[7:0] Output Output dati a 8 bit
Visualizza tutto Mostra di meno

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.