Questo esempio mostra come creare un'istanza di una funzione LPM in Verilog HDL. In questo caso, viene creata un'istanza di un LPM_COUNTER utilizzando le porte aclr, clock e q. I valori dei parametri sono impostati con la parola chiave defparam, come mostrato nel testo rosso. Sia il mapping della porta che i nomi dei parametri sono indicati dall'operatore punto (.) dopo il nome della variabile. In questo caso, la variabile è u1.
Per ulteriori informazioni sull'utilizzo di questo esempio nel progetto, andare a:
check_lpm.v
modulo check_lpm (clk, reset, q); Ingresso dichiarazione porta clk; reimpostazione dell'input; output [7:0] q; lpm_counter u1 (.aclr(reset), .clock(clk), .q(q)); defparam u1.lpm_width= 8; defparam u1.lpm_direction= endmodule "UP"