Panoramica
Il design di riferimento del datapath dei chip PHY ethernet a tripla velocità a porta singola offre un modo semplice e rapido per implementare il proprio design basato su Ethernet in un Intel® FPGA. Il design di riferimento osserva anche il traffico di rete in tempo reale che scorre attraverso un cavo Ethernet loop-back o uno switch Ethernet Gbps. Questo design consente inoltre di verificare il funzionamento del sistema basato su Ethernet con una funzione Triple Speed Ethernet verificata dall'Intel University of New Hampshire (UNH) e un dispositivo PHY Ethernet standard off-the-shelf. Puoi sfruttare questo design per costruire il tuo sistema Ethernet con basso rischio e sforzo minimo.
Il design di riferimento è costruito con Intel® Qsys utilizzando un'istanza della funzione MegaCore® Ethernet a tripla velocità in un Stratix® IV GX o Arria® II GX FPGA con chip PHY Marvell 88E1111 integrati. Questo design di riferimento dimostra il funzionamento della funzione MegaCore® Ethernet a tripla velocità fino alle massime prestazioni di velocità del cavo nella configurazione hardware loop-back.
Caratteristiche
- Richiede hardware minimo per un test completo.
- Implementare un'istanza del core della proprietà intellettuale (IP) Ethernet a tripla velocità e supportare le operazioni Ethernet 10/100/1000- megabit al secondo (Mbps) nelle seguenti modalità:
- Modalità RGMII sul design Arria® II GX
- Modalità SGMII con negoziazione automatica sulla progettazione Stratix® IV GX
- Supporta parametri di test programmabili come il numero di pacchetti, la lunghezza del pacchetto, gli indirizzi MAC (Source and Destination Media Access Control) e il tipo di dati payload.
- Test di supporto con burst random sequenziali, che consente la configurazione di ogni burst per il numero di pacchetti, il tipo di dati payload e le dimensioni del payload. Un generatore di sequenza binaria pseudo-casuale (PRBS) genera il tipo di dati payload in valori incrementali fissi o in una sequenza casuale.
- Dimostrare la trasmissione e la ricezione dei pacchetti Ethernet tramite il percorso di loopback interno alle velocità massime teoriche dei dati senza errori.
- Includere il supporto per la raccolta di statistiche sul throughput.
- Supporta l'interfaccia utente della console di sistema. Questa interfaccia utente, basata su Tcl, consente di configurare, eseguire il debug e testare dinamicamente i progetti di riferimento.
Tecnologia Intel® comprovata
- Stratix® IV GX FPGAs
- FPGAs GX Arria II®
- Funzione MegaCore® Ethernet a tripla velocità
- Progettazione piattaforma
- fabric di interconnessione del sistema Avalon®
Link correlati
Scarica design di riferimento ›
FPGAs Stratix® IV GX ›
Dispositivi maturi - Arria® II GX FPGAs ›
Soluzioni Gigabit Ethernet ›
Funzione MegaCore® a tripla velocità ›
Progettazione piattaforma ›
Kit di sviluppo FPGA Stratix® IV GX ›
Kit di sviluppo FPGA Arria® II GX ›
Progettazione di riferimento chip PHY (PDF) a porta singola AN647 a tripla velocità e a tripla velocità ›