Ethernet
I protocolli di interfaccia consentono la connettività da chip a chip, da scheda a scheda o box-to-box nei progetti di sistema. Le soluzioni di proprietà intellettuale (IP) protocollare di Intel e dei nostri partner soddisfano le esigenze di un ampio spettro di applicazioni e sfruttano i ricetrasmettitori integrati nei nostri dispositivi FPGA e ASIC. Le soluzioni di protocollo di interfaccia sono fornite come core IP licenziabili e design di riferimento, nonché megafunzioni ed esempi di progettazione senza costi.
Visitare la sezione Protocolli ricetrasmettitori per saperne di più sui ricetrasmettitori integrati e sulle loro soluzioni di protocollo di interfaccia di supporto.
Esempi di progettazione |
Dispositivo mirato |
Kit di sviluppo supportati |
Conforme a Qsys |
Versione Quartus II |
|---|---|---|---|---|
Interfaccia RGMII Constraint di Ethernet a tripla velocità con la funzione di ritardo PHY esterna |
Cyclone® II, Cyclone III, Cyclone III LS, Cyclone IV GX, Stratix® II, Stratix II GX, Stratix III, Stratix IV, Arria® GX, Arria® II GX |
Kit di sviluppo FPGA FPGA Stratix IV GX, kit di sviluppo FPGA GX Arria II |
- |
10.1 |
Stratix IV GX |
Kit di sviluppo FPGA Stratix IV GX |
✓ |
12.1 |
|
Cyclone III , Stratix IV GX |
Nios II Embedded Evaluation Kit (NEEK), Cyclone III Edition, Embedded Systems Development Kit, Cyclone III Edition, Stratix IV GX FPGA Development Kit, CV GT FPGA Development Kit |
✓ |
12.0 |
|
Cyclone III |
Kit di sviluppo di sistemi embedded, Cyclone III Edition, Stratix IV GX FPGA Development Kit |
- |
13.1 |
|
Cyclone III |
Nios II Embedded Evaluation Kit (NEEK), Cyclone III Edition |
- |
10.1 |
|
TSE: implementare la sequenza di ripristino in TSE utilizzando ALTGX come ricetrasmettitore |
Stratix IV GX |
- |
- |
9.1 SP1 |
TSE: implementare la sequenza di ripristino in TSE utilizzando ALTLVDS come ricetrasmettitore |
Stratix IV GX |
- |
- |
9.1 SP1 |
Stratix IV GX , Arria II GX |
- |
- |
9.1 SP1 |