Questo esempio di progettazione mostra l'utilizzo di un componente di checksum accelerato dall'hardware per calcolare il checksum di un buffer di dati in memoria. L'acceleratore di checksum è composto da tre componenti secondari:
- Calcolatore di checksum
- Leggi host
- Controller di checksum
Figura 1: diagramma a blocchi dell'acceleratore di checksum
Tutti i componenti contengono interfacce Avalon® e possono essere collegati tra loro per formare l'acceleratore di checksum. È possibile sostituire uno qualsiasi dei componenti con un altro componente funzionalmente equivalente. Ad esempio, è possibile sostituire il componente del controller con una macchina a stato che funziona da sola.
In questo esempio, il controller è collegato a un processore Nios II. Il processore comunica l'indirizzo di base del buffer di memoria e la lunghezza dei dati al componente del controller. Una volta che l'host di lettura conosce queste informazioni, leggerà continuamente i dati dalla memoria e li passerà al calcolatore di checksum per l'operazione di checksum.
Quando il calcolo del checksum è stato eseguito su tutti i dati, il calcolatore emetterà un segnale valido insieme al risultato del checksum al controller. Il controller imposta quindi il bit DONE nel registro di stato e asserisce anche il segnale di interrupt. È necessario leggere il risultato del controller solo quando vengono affermati il bit DONE e il segnale di interrupt.
Questo componente acceleratore supporta sia il calcolo del checksum dei dati a 32 bit che a 64 bit. Il fattore di accelerazione per l'implementazione del checksum accelerato dall'hardware rispetto al checksum del software è fino a 30 per i dati a 32 bit e fino a 60 per i dati a 64 bit.
Questo esempio di progettazione è destinato a essere utilizzato con Nios II Embedded Evaluation Kit (NEEK), Cyclone III Edition.
Specifiche di progettazione hardware
Il design contiene i seguenti componenti:
- processore Nios II (Nios II/f fast core)
- Controller SDRAM DDR ad alte prestazioni
- Bridge della pipeline mappata in memoria Avalon
- Contatore delle prestazioni
- Timer intervallo
- I/O parallelo (PIO) a pulsante
- LED PIO
- JTAG-UART
- Periferica di identificazione del sistema (ID)
- Controller di checksum
- Calcolatore di checksum
- Leggi host
Utilizzo di questo esempio di progettazione
Per eseguire questo esempio, scaricare altera_avalon_checksum_de.zip e decomprimerlo sul disco rigido. Quindi, seguire le istruzioni nel file readme.doc trovato nel file .zip.
L'utilizzo di questo progetto è regolato e soggetto ai termini e condizioni del Contratto di licenza Intel® Design Example.