I modelli forniti contengono Avalon moduli Verilog memory-mapped (MM) in bundle come componente predisposto per SOPC Builder. Il componente è in grado di accedere alla memoria ed espone una semplice interfaccia a cui è possibile accedere con la propria logica personalizzata. Il componente è parametrizzabile, consentendo di scambiare funzionalità per le ottimizzazioni dell'area e delle prestazioni. È possibile utilizzare i componenti con qualsiasi famiglia di dispositivi Intel® supportata da SOPC Builder. Il componente è basato su Verilog, in modo da poter aggiungere una logica personalizzata per creare un componente autonomo. Basta utilizzare l'editor di componenti disponibile in SOPC Builder per creare un nuovo componente basato sul file Verilog del modello principale e sui file di origine. Per facilità d'uso, il componente utilizza i callback Tcl per consentire di apportare automaticamente modifiche all'impostazione in un ambiente GUI.
Il tessuto di interconnessione del sistema supporta i trasferimenti burst e non burst, quindi vengono forniti vari componenti specializzati. Selezionare le impostazioni dei componenti più appropriate per i tipi di memoria nel sistema per evitare di generare logica eccessiva. La tabella 1 descrive quale componente utilizzare, in base ai requisiti di sistema.
Tabella 1. Tipi di componenti
| Utilizzo tipico del tipo di componente | |
|---|---|
| Lettura burst | SDRAM bursting/DDR, SRAM QDR, RLDRAM, PCIe*, PCI*, SRIO |
| Lettura in pipeline | SDRAM SDR/DDR non bursting, SSRAM, SRAM, memoria on-chip |
| Scrittura burst | SDRAM Bursting SDR/DDR, SRAM QDR, RLDRAM, PCIe, PCI, SRIO |
| Scrittura semplice | SDRAM SDR/DDR non bursting, SSRAM, SRAM, memoria on-chip |
Il componente espone le interfacce di controllo e dati per la connessione alla logica personalizzata (vedere la Figura 1). Utilizzare l'interfaccia di controllo per specificare informazioni come indirizzi di memoria, lunghezze di trasferimento e segnali di handshaking. L'interfaccia dati fornisce dati da o verso il buffer interno principale utilizzando un semplice protocollo di invio e riconoscimento.
Sia le primarie di lettura che di scrittura condividono gli stessi tipi e segnali di interfaccia. L'unica eccezione è che le primarie burst richiedono un segnale di conteggio burst aggiuntivo. Questo segnale di conteggio burst notifica al fabric di interconnessione del sistema e alla memoria quanti accessi sequenziali saranno effettuati. Intel consiglia di configurare i componenti primari burst per utilizzare una lunghezza di burst massima pari alla lunghezza massima di burst della memoria nel sistema. Per ulteriori informazioni sulle procedure di progettazione consigliate, consultare il Embedded Design Handbook (PDF).
Utilizzo di questo esempio di progettazione
Scaricare i modelli primari Avalon-MM (file .zip).
Scaricare il file README (file .txt) dei modelli primari Avalon-MM.
L'utilizzo di questo progetto è regolato e soggetto ai termini e condizioni del Contratto di licenza Intel® Design Example.
Il file .zip contiene tutti i file hardware necessari per riprodurre l'esempio, nonché un file Avalon_MM_Primaries_Readme.pdf. Il file Avalon_MM_Primaries_Readme.pdf contiene informazioni dettagliate sull'utilizzo dei modelli nella propria progettazione.