Questo esempio di progettazione è un portale di aggiornamento delle schede madri (BUP) basato su server Web, che contiene un processore Nios II e un Intel® FPGA IP per il controllo dell'accesso multimediale Ethernet a tripla velocità (MAC). L'esempio di progettazione implementa funzionalità di configurazione remota di base nei sistemi basati su Nios II con EPCQ per Cyclone® dispositivo FPGA V E.
La progettazione può ottenere un indirizzo IP da qualsiasi server DHCP e servire una pagina Web dal flash sulla scheda a qualsiasi computer host sulla stessa rete. La pagina Web consente di caricare nuovi FPGA design sia per l'hardware dell'utente che per il software dell'utente, allo stesso tempo è possibile attivare la riconfigurazione dall'immagine di fabbrica all'immagine dell'utente tramite la pagina Web.
Utilizzo di questo esempio di progettazione
Questo design viene eseguito su Cyclone kit di sviluppo FPGA V E. Per eseguire questo esempio, scaricare il pacchetto di installazione da Intel FPGA design store. Seguire le istruzioni nella guida di riferimento per eseguire la progettazione.
Se non si è riuscito a eseguire l'esempio di progettazione, fare riferimento all'FTA per eseguire il debug e trovare la possibile causa principale. Se si desidera eseguire la migrazione della progettazione ad altri kit di sviluppo, fare riferimento alle linee guida per la migrazione della progettazione per i dettagli.
Specifiche di progettazione
Il design contiene i seguenti componenti:
- Controller flash seriale Altera®
- Altera Phase-Locked Loop (PLL)
- Altera aggiornamento remoto
- JTAG UART
- Processore Nios II gen2
- Memoria on-chip (RAM o ROM)
- PIO (I/O parallelo)
- Controller di ripristino
- Scatter-Gather DMA Controller
- Periferica ID di sistema
- Ethernet a tripla velocità