Configurazione parallela attiva
È possibile eseguire la configurazione parallela attiva (AP) utilizzando una memoria flash parallela CFI (Common Flash Interface) supportata. Durante la configurazione AP, il dispositivo FPGA Intel® è l'host e la memoria flash parallela è l'agente. I dati di configurazione vengono trasferiti al dispositivo FPGA Intel sui pin DATA[15:0]. Questi dati di configurazione vengono sincronizzati con l'ingresso DCLK. I dati di configurazione vengono trasferiti a una velocità di 16 bit per ciclo di clock. La frequenza DCLK uscitata dal dispositivo FpGA Intel durante la configurazione AP è di circa 40 MHz.
Per ulteriori informazioni, fare riferimento al capitolo sulla configurazione del dispositivo FPGA Intel pertinente nel manuale di configurazione.
Metodo di configurazione
- Utilizzo di una memoria flash parallela CFI (Common Flash Interface) supportata
Nota applicativa
- AN 478: Utilizzo del caricatore flash parallelo basato su FPGA con il software Quartus® II (PDF) ›
- Metodo per utilizzare l'interfaccia JTAG dell'FPGA per eseguire la programmazione nel sistema per il dispositivo di memoria flash parallela.
Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.