Intel® FPGA fogli di lavoro per la revisione schematica
Intel® FPGA fornisce fogli di lavoro di revisione schematici destinati ad aiutarti a rivedere lo schematico e ad aderire alle linee guida di Intel. Questi fogli di lavoro si basano sulle rispettive linee guida per la connessione dei pin del dispositivo e su altri documenti Intel FPGA referenziati applicabili alle connessioni pin a livello di scheda che devono essere considerate quando si finalizza lo schema. I fogli di lavoro di revisione schematica sono collegati nelle tabelle seguenti per il download in formato documento di Microsoft* Office Word.
Per informazioni sui test di scansione dei confini, consultare la pagina di supporto Intel BSDL .
Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.