A causa di un problema nella Intel® Quartus® Prime Pro Edition Software versione 22.2, l'esempio di progettazione per la suite di riconfigurazione dinamica F-Tile Intel® FPGA IP non funzionerà correttamente nell'hardware con loopback seriale interno abilitato.
Questo problema interesserà tutte le varianti FGT dell'esempio di progettazione, indipendentemente dal tipo di proprietà intellettuale (IP).
Per risolvere questo problema nell'hardware, eseguire innanzitutto i seguenti passaggi per verificare che l'esempio di progettazione sia in esecuzione in modalità loopback seriale interna:
1.) Passare alla directory di progettazione /hardware_test_design/hwtest/src.
2.) Aprire il file parameter.tcl e verificare che il parametro "loopback mode" sia impostato su 1, come mostrato di seguito:
impostare loopback_mode 1
3.) Se il parametro non è impostato su 1, l'esempio di progettazione è in esecuzione in modalità loopback esterno e questa soluzione non si applica. Se il parametro è impostato su 1, procedere come mostrato di seguito:
4.) Passare alla directory di progettazione /hardware_test_design/hwtest/test
5.) Per le varianti Ethernet, aprire il file ftile_eth_dr_test.tcl .
Per le varianti CPRI, aprire il file ftile_cpri_dr_test.tcl .
Per le varianti Direct Phy, aprire il file ftile_dphy_dr_test.tcl .
Indipendentemente dalla variante, la soluzione rimane la stessa.
6.) Individuare e modificare le seguenti righe:
Da
if {$loopback_mode == 1} {
set_ilb $NUM_CHANNELS 1
} else {
#set_ilb $NUM_CHANNELS 0
}
A
if {$loopback_mode == 1} {
set_ilb $NUM_CHANNELS 0
}
7.) Salvare il file.
Questo problema è pianificato per essere risolto in una versione futura del software Intel® Quartus® Prime Pro Edition.
