ID articolo: 000092287 Tipo di contenuto: Messaggi di errore Ultima recensione: 27/02/2023

Perché l'IP FPGA Intel Agilex F-Tile JESD204B® non riesce a eseguire un test di loopback esterno?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® FPGA IP JESD204B
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nel software Intel® Quartus® Prime Pro Edition versione 22.3 e precedente, l'adattamento FGT Rx non può avvenire nel test di loopback interno ed esterno, portando a un guasto del test.

    Questo problema è causato da un'impostazione errata nell'IP Intel Agilex 7 FPGA F-Tile JESD204B®.

     

    Risoluzione

    Fino ad oggi non è stata effettuata alcuna soluzione.
    Questo problema è pianificato per essere risolto in una versione futura del software Intel® Quartus® Prime Pro Edition.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Agilex™ 7 serie F

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.