ID articolo: 000092243 Tipo di contenuto: Messaggi di errore Ultima recensione: 08/02/2023

Errore (19433): il trasferimento tra periferia e DSP o RAM (nome del segnale) tramite cella logica (nome del segnale) renderà impossibile il trasferimento di temporizzazione

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® Stratix® 10 per interfacce di memoria esterna
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Questo messaggio di errore potrebbe essere visualizzato durante la compilazione della progettazione che connette le interfacce di memoria esterna Intel® Stratix® 10 IP FPGA per bloccare la RAM direttamente utilizzando il software Intel® Quartus® Prime Pro Edition.

    Risoluzione

    È possibile evitare questo errore aggiungendo una o più fasi della pipeline tra le interfacce di memoria esterna Intel® Stratix® 10 IP FPGA e la RAM a blocchi.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Stratix® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.