ID articolo: 000091989 Tipo di contenuto: Manutenzione e prestazioni Ultima recensione: 08/09/2022

Riduzione della larghezza di banda PCIe in Intel® Open FPGA Stack (OFS) versione 2.0.0

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Quando si testa Intel® Open FPGA Stack larghezza di banda PCIe v2.0.0, è possibile che la riduzione delle prestazioni della larghezza di banda PCIe sia la seguente:

 

PCIe Server

Leggi BW(GB/s)

Scrittura BW(GB/s)

Lettura+scrittura (GB/s)

IOFS V2.0.0

Gen4X16

~16

~16

~26

Numeri KPI

Gen4x16

~20

~20

~34

 

Risoluzione

Questo problema è risolto in Intel® Open FPGA Stack v2.1.0 e oltre.

È necessario aggiornare la versione OFS a v2.1.0 e versioni successive. Inoltre, è necessario utilizzare i seguenti comandi per testare la larghezza di banda PCIe:

host_exerciser --mode read --cls cl_4 --continuousmode true --contmodetime 10 lpbk
host_exerciser --mode write --cls cl_4 --continuousmode true --contmodetime 10 lpbk
host_exerciser --mode trput --cls cl_4 --continuousmode true --contmodetime 10 lpbk

Prodotti correlati

Questo articolo si applica a 1 prodotti

FPGA e FPGA SoC Intel® Agilex™

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.