A causa di un problema nella Intel® Quartus® Prime Pro Edition Software versione 22.2 o precedente, potrebbe essere visualizzato questo errore interno durante la compilazione di una progettazione destinata alla famiglia di dispositivi Intel® Stratix® 10.
L'errore si verifica nei progetti contenenti un Intel® FPGA IP IOPLL in cui al refclk è assegnato lo standard I/O LVDS e alle porte extclk_out viene assegnato lo standard I/O SSTL differenziale 1.2-V.
Per evitare questo errore, modificare lo standard di I/O delle porte extclk_out in LVDS come SSTL differenziale 1.2-V è uno standard di I/O non supportato per le porte extclk_out .
Questo errore interno verrà convertito in un messaggio di errore significativo in una versione futura del software Intel® Quartus® Prime Pro Edition.
