ID articolo: 000091814 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 16/11/2022

Perché il mio link non viene visualizzato quando uso un modulo ottico 400G nel mio design Intel® Agilex™ serie I FPGA F??

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    Per il ricetrasmettitore FGT Intel® Agilex™ FPGA F-Tile sopra il design PAM4 50G, per ottenere l'adattamento corretto quando si utilizzano moduli ottici 400G per il loopback, è necessario impostare la modalità multimediale suVSR/ottica.
    Risoluzione

    Per risolvere questo problema, fare riferimento al processo di set_media_mode nel seguente file tcl:

    ttk_helper_fgt_eth.tcl


    Per impostare la modalità multimediale su VSR/Ottica, seguire la procedura seguente:

    1. Per i canali logici da 0 a 15, il valore restituito 0xFFFFC[1:0] indica la posizione fisica del canale logico 0. Se il valore di restituzione è 2'b00, significa che il canale logico 0 si trova nella corsia fisica 0. 2'b01 significa che il canale logico 0 si trova nella corsia fisica 1, 2'b10 significa corsia fisica 2 e 2'b11 significa corsia fisica 3. Questo valore di restituzione si applica a tutti i 16 canali logici.
    2. il valore restituito 0x1FFFFC[1:0] indica la posizione fisica del canale logico 1.
      il valore restituito 0x2FFFFC[1:0] indica la posizione fisica del canale logico 2.
      ...
      0x8FFFFC[1:0] valore restituito indica la posizione fisica del canale logico 8.
    3. Per Ch0 ~ Ch3, seguire questi passaggi:
      a) Scrivere 0x14a(lane_number)64 per affrontare 0x9003C.
      b) Indirizzo di sondaggio 0x90040 fino al bit 14 = 0 e bit 15 = 1.
      c) Scrivere 0x142(lane_number)64 per l'indirizzo 0x9003C.
      d) Indirizzo di sondaggio 0x90040 fino al bit 14 = 0 e bit 15 = 0.

      Se si desidera tornare all'impostazione predefinita, attenersi alla seguente procedura:
      a) Scrivere 0x10a(lane_number)64 per indirizzo 0x9003C
      b) Indirizzo di sondaggio 0x90040 fino al bit 14 = 0 e bit 15 = 1.
      c) Scrivere 0x102(lane_number)64 per indirizzo 0x9003C.
      d) Indirizzo di sondaggio 0x90040 fino al bit 14 = 0 e bit 15 = 0.
    4. Per Ch4 ~ Ch7, seguire questi passaggi:
      a) Scrivere 0x14a(lane_number)64 per affrontare 0x49003C.
      b) Indirizzo del sondaggio 0x490040 fino al bit 14 = 0 e bit 15 = 0.
      c) Scrivere 0x142(lane_number)64 per indirizzare 0x49003C.
      d) Indirizzo del sondaggio 0x490040 fino al bit 14 = 0 e bit 15 = 1.

      Se si desidera tornare all'impostazione predefinita, attenersi alla seguente procedura:
      a) Scrivere 0x10a(lane_number)64 per affrontare 0x49003C.
      b) Indirizzo del sondaggio 0x490040 fino al bit 14 = 0 e bit 15 = 1.
      c) Scrivere 0x102(lane_number)64 per indirizzare 0x49003C.
      d) Indirizzo del sondaggio 0x490040 fino al bit 14 = 0 e bit 15 = 0.

    Prodotti correlati

    Questo articolo si applica a 3 prodotti

    FPGA e FPGA SoC Intel® Agilex™
    Kit di sviluppo FPGA Intel® Agilex™ serie I
    Driver Intel® FPGA Download Cable

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.