Perché la compilazione Intel® Quartus® Prime Pro non riesce durante la fase di analisi e sintesi quando non è selezionato alcun kit di sviluppo nel modello F-tile SDI II Intel® FPGA IP Design Example con AXIS-VVP Full abilitato?

A causa di un problema nel software Intel® Quartus® Prime Pro Edition versione 22.2, durante la compilazione Intel® Quartus® Prime Pro viene visualizzato il seguente messaggio di errore durante la generazione del modello F-tile SDI II Intel® FPGA IP progettazione di esempio con AXIS-VVP full abilitato e non è selezionato alcun kit di sviluppo:

• Errore(20521): il refclk di input di IOPLL axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll è guidato da una fonte illegale: un pin virtuale. La fonte di un refclk IOPLL deve essere un altro IOPLL o un pin di input refclk dedicato

Per risolvere questo problema, quando si seleziona No Development Kit in F-tile SDI II Intel® FPGA IP Design Example con AXIS-VVP Full attivato, riga di commento nelle impostazioni del file Intel® Quartus® Settings File (QSF) e ricompilare la progettazione. Questo problema è pianificato per essere risolto in una versione futura del software Intel® Quartus® Prime Pro Edition.