A causa di un problema noto descritto nel foglio di errori dei dispositivi ES Intel® Agilex™ e nelle linee guida dell'utente (ES-1069). Quando si utilizza P-Tile Avalon® streaming Intel® FPGA IP per PCI Express, con la funzione multifunzione attivata, il registro di stato del dispositivo PCI Express (offset 0x07Ah bit [5]: bit in sospeso delle transazioni) per ciascuna delle funzioni virtuali (VF) viene implementato come registro di stato Write-1-to-Clear (RW1C). La revisione della specifica di base PCI Express 4.0 versione 1.0 afferma che questo registro deve essere implementato come di sola lettura (RO) quando è abilitata la funzionalità multifunzione. Questo problema non causa guasti funzionali.
Non è previsto di risolvere questo problema. Per risolvere questo problema, la logica dell'applicazione può utilizzare Configuration Intercept Interface (CII) o Direct User Avalon® Memory-Mapped Interface per modificare gli accessi di configurazione a questo registro.
