ID articolo: 000090176 Tipo di contenuto: Errata Ultima recensione: 05/04/2022

Errore:.. /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): il modulo "rtile_s20_v0" non è definito

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Questa*-Intel® (FPGA Edition)
  • Interfacce
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nel software Intel® Quartus® Prime Pro Edition versione 22.1 e precedente, l'errore seguente verrà visualizzato quando si utilizza Questasim* Intel® FPGA Edition per simulare un progetto che crea un'istanza di R-Tile Avalon® streaming Intel® FPGA IP per PCI Express*.

    Errore:.. /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): il modulo "rtile_s20_v0" non è definito

    Risoluzione

    Per risolvere questo problema, utilizzare la versione completa di Siemens* Questa* Advanced Simulator. Questo problema è pianificato per essere risolto in una versione futura del software Intel® Quartus® Prime Edition.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Agilex™ 7 serie I

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.