ID articolo: 000088135 Tipo di contenuto: Errata Ultima recensione: 14/02/2023

Perché la porta "o_rx_error" dell'hard IP E-Tile per il core Hard Intel® FPGA IP Ethernet non riflette i frame di grandi dimensioni nella trasmissione?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard-IP E-tile per IP FPGA Intel® Ethernet

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un errore nella logica di rilevamento dello stato RX core 100G E-Tile per Ethernet Hard Intel® FPGA IP, è possibile osservare frame di grandi dimensioni (la dimensione massima predefinita dei frame nell'impostazione IP è 1518), non riuscire a causare il bit relativo della porta o_rx_error affermare di riflettere il comportamento dei frame sovradimensionati.

     

     

    Risoluzione

    Non è previsto di risolvere questo problema nella versione IP futura. È possibile utilizzare il registro statistico (0x924/0x925) per monitorare se è presente un frame oversize nella trasmissione.

    Prodotti correlati

    Questo articolo si applica a 2 prodotti

    FPGA e FPGA SoC Intel® Agilex™ 7 serie F
    FPGA Intel® Stratix® 10 TX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.