ID articolo: 000087743 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 29/09/2021

Quale segnale dell'interfaccia Intel® Stratix® 10 High Bandwidth Memory (HBM2) Intel® FPGA IP deve essere utilizzato per determinare quando è sicuro iniziare a interagire con l'interfaccia del bus AXI?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® per interfaccia di memoria ad ampia larghezza di banda (HBM2)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Quando si utilizza l'interfaccia Intel® Stratix® 10 High Bandwidth Memory (HBM2) Intel® FPGA IP, è possibile che il segnale AXI venga affermato durante la calibrazione, ma non è ancora sicuro interagire. È necessario attendere che il segnale local_cal_success venga affermato prima di iniziare a interagire con l'interfaccia del bus AXI.

    Risoluzione

    Queste informazioni saranno incluse in una versione futura dell'interfaccia Intel® Stratix® 10 High Bandwidth Memory (HBM2) Intel® FPGA IP Guida dell'utente.

    Prodotti correlati

    Questo articolo si applica a 2 prodotti

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 NX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.