ID articolo: 000087618 Tipo di contenuto: Messaggi di errore Ultima recensione: 09/01/2023

Errore: essai.xcvr_fpll_a10_0: impossibile calcolare una frequenza di clock di riferimento valida data la frequenza di output desiderata, la larghezza pma selezionata e il fattore di divisione del clock mcbg. Anche la selezione dell'imposta...

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA fPLL Intel® Arria® 10 Cyclone® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Questo errore potrebbe essere visualizzato nel software Intel® Quartus® Prime durante l'implementazione di un ricetrasmettitore (XCVR) frazionato PLL (fPLL) in Intel® Arria® 10 dispositivi con attivare pLL a cascata a valle e modalità operativa impostata su Feedback Compensation Bonding nell'interfaccia grafica della proprietà intellettuale (IP) fPLL.

    Risoluzione

    Per evitare questo errore, fare riferimento al datasheet del dispositivo Intel® Arria® 10 e assicurarsi che la frequenza di input dell'fPLL sia all'interno della specifica minima e massima fCASC_PFD (tabella 30) e che la frequenza di output sia uguale o superiore alla frequenza di output supportata (tabella 19).

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Arria® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.