ID articolo: 000087348 Tipo di contenuto: Messaggi di errore Ultima recensione: 07/08/2017

Errore (18496): l'output è troppo vicino al pin di ingresso del clock PLL

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Questo messaggio di errore potrebbe essere visualizzato durante la compilazione di un progetto destinato a un dispositivo MAX® 10 senza assegnazione di pin nel software Quartus® Prime versione 16.1.

     

    Risoluzione

    Per risolvere questo problema, assegnare manualmente la posizione del pin interessato lontano da un pin di input di clock PLL nell'editor di assegnazioni.

    Questo problema è risolto nella versione 17.0 di Quartus Prime.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Intel® MAX® 10

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.