ID articolo: 000087140 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 13/08/2012

Perché si riceve un errore di compilazione quando si seleziona clk da [1] a [9] come fonte di clock di input per il ATX_PLL nel MegaWizard?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Il megawizard™ ALTGX consente un massimo di 10 clock di riferimento di input come fonti del ATX_PLL. Quando l'utente seleziona i valori da 1 a 9 per l'ATX PLL nel 'Qual è l'origine di clock di input selezionata per i PLL Rx/Tx? ' opzione che il progetto non riesce a compilare. Il software Quartus® II produrrà un errore che indica, ad esempio, che l'inclk [1] di ATX PLL non può essere collegato.

È necessaria la seguente soluzione alternativa

-  Selezionare "0" come fonte di clock di input per l'ATX PLL e

-  Collegare l'pll_inclk_rx_cruclk [0] come fonte di clock di input per l'ATX PLL nella progettazione

Questo problema si verifica nel software Quartus II versione 9.1 ed è previsto che il software Quartus II versione 9.1 SP1 venga risolto.

Prodotti correlati

Questo articolo si applica a 2 prodotti

FPGA Stratix® IV
FPGA Stratix® IV GX

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.