ID articolo: 000087108 Tipo di contenuto: Messaggi di errore Ultima recensione: 12/10/2011

Avviso: il filtro ignorato in altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr non può essere abbinato a un pin

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    Per i design Qsys che includono un TSE (Triple Speed Ethernet) Funzione MegaCore e destinazione della famiglia di dispositivi Cyclone IV GX, Synopsys I file di vincolo di progettazione (.sdc) generati da Qsys contengono il seguente avviso:

    Warning: ignored filter at altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr could not be matched with a pin

    Risoluzione

    Questo avviso non riguarda il dispositivo Cyclone IV GX famiglia e viene generato per errore. È possibile ignorare questo avviso in modo sicuro.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Cyclone® IV

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.