ID articolo: 000087101 Tipo di contenuto: Messaggi di errore Ultima recensione: 09/06/2014

Avviso (332056): il controllo incrociato PLL ha trovato impostazioni di clock PLL incoerenti

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione Quando si compila l'IP XAUI PHY utilizzando il software Quartus® II versione 13.1 per dispositivi ricetrasmettitori Arria® V, Cyclone® V e Stratix® V, è possibile che si verifichi l'avviso di cui sopra. Ciò è dovuto ai vincoli SDC mancanti per i clock IP PHY XAUI.
    Risoluzione

    Per risolvere questo problema, aggiungere i seguenti vincoli SDC per i clock IP PHY XAUI prima di eseguire la compilazione:

    create_clock -punto -nome [get_ports pll_ref_clk]
    -nome create_clock [get_ports phy_mgmt_clk]
    derive_pll_clocks

    Prodotti correlati

    Questo articolo si applica a 12 prodotti

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.