ID articolo: 000086944 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 31/01/2018

Perché l'IP DDR4 Intel® Stratix® 10 interfacce di memoria esterna mostra violazioni minime degli impulsi sui clock wf_clk nell'analizzatore di temporizzazione Prime Intel Quartus®?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® Stratix® 10 per interfacce di memoria esterna
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nel software Intel® Quartus® Prime Pro versione 17.1.1, è possibile che nel report Intel Quartus Compilation TimeQuest di un progetto che implementa® l'IP Intel Stratix 10 interfacce di memoria esterne DDR4 si verifichino violazioni della frequenza minima dell'impulso associate ai clock wf_clk_.

    Un esempio di violazione di temporizzazione minima della larghezza dell'impulso dal progetto di progettazione di esempio Intel Stratix 10 DDR4 è emif_s10_0|emif_s10_0_wf_clk_3 con un guasto di allentamento di -0,058.

    Risoluzione

    Le violazioni della larghezza minima dell'impulso wf_clk clock possono essere ignorate.
    Questo problema è pianificato per essere risolto in una versione futura del software Intel Quartus Prime Pro.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Stratix® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.