ID articolo: 000086807 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 24/05/2021

xmelab: *F,CUMSTS: direttiva timescale mancante su uno o più moduli.

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® Stratix® 10 per interfacce di memoria esterna
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nella Intel® Quartus® Prime Pro Edition Software versione 21.1, potrebbe essere visualizzato questo messaggio di errore simulando l'interfaccia HBM2 (High Bandwidth Memory) Intel FPGA IP Design Example con il simulatore Cadence* Xcelium*.

    Risoluzione

    Per risolvere questo problema nella Intel® Quartus® Prime Pro Edition Software versione 21.1, seguire la procedura seguente:

    1. Andare a /sim/ed_sim/sim/xcelium/
    2. Aprire xcelium_setup.sh con l'editor di testo preferito
    3. Individuare la riga "USER_DEFINED_ELAB_OPTIONS" e aggiungere l'opzione "-timescale 1ps/1ps". Dopo aver modificato xcelium_setup.sh, la riga "USER_DEFINED_ELAB_OPTIONS" apparirà come segue: USER_DEFINED_ELAB_OPTIONS="-timescale 1ps/1ps"
    4. Eseguire ./xcelium_setup.sh

    Questo problema è risolto a partire dal software Intel® Quartus® Prime Pro Edition versione 21.3.

     

     

     

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Intel® Stratix® 10 MX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.