ID articolo: 000086668 Tipo di contenuto: Messaggi di errore Ultima recensione: 23/11/2018

Fatale: (vsim-3817) La porta "configupdate" dell'entità "system_altpll_0" non è nel componente che viene creata un'istanza.

Ambiente

  • Intel® Quartus® Prime Standard Edition

    • All

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nel software Intel® Quartus® Prime Standard Edition versione 18.1 e precedente, potrebbe essere visualizzato il messaggio di errore fatale sopra menzionato quando si simula il modello di simulazione basato su VHDL di ALTPLL Intel FPGA IP.

    Risoluzione

    Per risolvere questo problema, aggiornare lo script di simulazione per utilizzare il file wrapper di primo livello IP da nome /sintesi/directory invece di /simulation/directory.

    Prodotti correlati

    Questo articolo si applica a 12 prodotti

    FPGA Cyclone® IV
    FPGA Cyclone®
    FPGA Stratix® II
    FPGA Cyclone® III
    FPGA Arria® GX
    FPGA Intel® Cyclone® 10 LP
    FPGA Stratix®
    FPGA Stratix® IV
    FPGA Stratix® III
    FPGA Arria® II
    FPGA Intel® MAX® 10
    FPGA Cyclone® II

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.