ID articolo: 000086557 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 05/10/2015

Perché la vista superiore dei pacchetti MAX10 per V36 e V81 in Pin Planner è diversa dal disegno della struttura del pacchetto?

Ambiente

  • Intel® Quartus® II (in abbonamento)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nella versione 15.0 del software Quartus® II, la vista superiore e la vista inferiore dei dispositivi MAX®10 nei pacchetti V36 e V81 mostrati in Pin Planner vengono scambiati.

    Non vi è alcun impatto sul pin-out dei dispositivi. I disegni dei pacchetti V36 e V81 e i simboli di cadenza sono corretti.

    Risoluzione

    Le posizioni dei pin nella vista superiore e inferiore sono state corrette nell'aggiornamento 2 del software Quartus II versione 15.0.

    Le posizioni dell'etichetta della banca di I/O e dell'indicatore dei punti rossi sono programmate per essere fissate in una versione futura del software Quartus II.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Intel® MAX® 10

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.