ID articolo: 000086538 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 27/11/2018

Perché il sistema del processore rigido Intel® Stratix® 10 rileva un errore durante l'accesso al QSPI di Gestione dispositivi sicuri quando l'origine del clock di configurazione è impostata sul pin OSC_CLK_1?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nel codice del bootloader U-Boot, il sistema del processore rigido Intel® Stratix® 10 potrebbe segnalare un errore simile al seguente quando si tenta di accedere alla memoria flash QSPI di Secure Device Manager e l'origine dell'clock di configurazione è impostata sul pin OSC_CLK_1:

     

    sonda SOCFPGA_STRATIX10 # sf

    SF: calibrazione non riuscita (basso intervallo)

    SF: byte ID JEDEC non riconosciuti: ff, fc, 82

    Impossibile inizializzare il flash SPI alle 0:0 (errore -2)

    Risoluzione

    Per evitare questo problema, impostare l'origine del clock di configurazione per utilizzare l'oscillatore interno.  È prevista una correzione per questo problema in un aggiornamento futuro del codice del bootloader U-Boot.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA SoC Intel® Stratix® 10 SX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.