ID articolo: 000086426 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 06/12/2018

Errore verilog hdl o vhdl: decrittografia di data_block non riuscita

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nella Intel® Quartus® Prime Pro Edition versione 18.1 e precedente, potrebbe essere visualizzato questo messaggio di errore nella fase di sintesi durante la migrazione di un IP.

    Risoluzione

    Per risolvere questo problema, rigenerare l'IP interessato manualmente in Platform Designer.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Stratix® 10

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.