ID articolo: 000086323 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 13/08/2012

Perché i vincoli di temporizzazione core_clk_out per le interfacce PCI Express per i dispositivi Cyclone IV GX sono ignorati dal software Quartus II.

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

A causa di un problema nel software Quartus® II versione 9.1 SP1 e precedente, per i dispositivi Cyclone® IV GX, il vincolo core_clk_out SDC generato automaticamente viene errato e verrà generato il seguente avviso durante la fase di analisi e sitesi.

Avviso: assegnazione ignorata: create_clock -name {core_clk_out} -period 8.000 -waveform { 0.000 4.000 } [get_nets {*altpcie_hip_pipen1b_inst|core_clk_out~clkctrl}]
Avviso: l'argomento è una raccolta vuota

Per risolvere questo problema, modificare il vincolo core_clk_out SDC nel file .sdc in:
create_clock -name {core_clk_out} -period 8.000 [get_nets *altpcie_hip_pipen1b_inst|core_clk_out*]

Questo problema è pianificato per essere risolto in una versione futura del software Quartus II.

Prodotti correlati

Questo articolo si applica a 1 prodotti

FPGA Cyclone® IV GX

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.