ID articolo: 000086269 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 24/08/2017

Perché la compilazione a10_ref BSP mostra diversi percorsi non vincolati?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • SDK Intel® FPGA per OpenCL™
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Nell'SDK Intel® FPGA per il flusso BSP OpenCL™ 17.0, è possibile che diversi percorsi o clock rimangano non vincolati.

    Risoluzione

    Gli utenti dovranno commentare o rimuovere le seguenti righe nel file top.qsf:

    N. di revisione di base compila solo i vincoli SDC

    set_global_assignment - nome SDC_FILE base.sdc

    set_global_assignment -disable -name SDC_FILE top.sdc

    set_global_assignment -disable -name SDC_FILE top_post.sdc

     

    Sarà necessario eseguire un'altra compilazione di importazione dopo aver modificato il file QSF

    aoc --board .cl

    Questo problema è pianificato per essere risolto in una versione futura dell'SDK Intel® FPGA per OpenCL™.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Intel® Arria® 10 GX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.