A causa di un problema nel software Intel® Quartus® Prime Pro Edition versione 18.1 e precedente, si potrebbe riscontrare questo errore interno nella fase del piano di installazione durante la compilazione di un Intel® Stratix® 10 FPGA con più istanze del Intel® FPGA IP ALTCLKCTRL. Questo errore si verifica quando la funzione di clock gating è attivata e guida la logica all'interno di un singolo banco di I/O o di un riquadro ricetrasmettitore.
È supportato un solo gate di clock all'interno di un singolo banco di I/O o di un ricetrasmettitore in Intel® Stratix® 10 dispositivi.
Per evitare l'errore, ridurre a uno il numero di blocchi di controllo del clock con funzione di gating di clock abilitata all'interno di una singola banca di I/O o di un riquadro ricetrasmettitore.
Questa configurazione è programmata per fornire un messaggio di errore chiaro in una versione futura del software Intel® Quartus® Prime Pro Edition.
