ID articolo: 000086205 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 13/12/2013

Perché lo scrittore di netlist EDA non crea un netlist valido per la simulazione a livello di gate dell'Hard IP a 28 nm serie V per la funzione PCI Express MegaCore?

Ambiente

  • Simulazione
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione Lo scrittore di netlist EDA non supporta attualmente la simulazione a livello gate per l'Hard IP serie V per la funzione PCI Express® MegaCore®.
    Risoluzione Questa funzionalità è prevista per una versione futura del software Quartus® II.

    Prodotti correlati

    Questo articolo si applica a 13 prodotti

    FPGA Arria® V GX
    FPGA Stratix® V GS
    FPGA Cyclone® V GT
    FPGA Stratix® V GT
    FPGA Arria® V GZ
    FPGA Cyclone® V GX
    FPGA Arria® V GT
    FPGA Stratix® V E
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.