ID articolo: 000086167 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 30/08/2017

Perché il mio dispositivo Arria 10 SX non si avvia se l'HPS viene ripristinato durante la configurazione del FPGA o l'esecuzione della decrittografia AES?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    Il dispositivo Arria® 10 SX potrebbe bloccarsi se l'HPS ha il controllo sul blocco CSS (eseguendo la configurazione, PR o la decrittografia AES) e riceve un ripristino a freddo o caldo prima di abbandonare il controllo.  Il problema si verifica in questa situazione perché l'HPS mantiene il controllo sul blocco CSS dopo il ripristino, ma un'altra fonte ha bisogno del controllo sul blocco CSS per eseguire la funzione richiesta, ad esempio se il JTAG sta tentando di configurare il FPGA o se nCONFIG viene affermato per la riconfigurazione. Notare che se si sta utilizzando l'avvio sicuro, non si è interessati da questo problema poiché il codice HPS Boot ROM rinuncia automaticamente al controllo del CSS.

    Risoluzione

    Se questa situazione si verifica, il normale funzionamento può essere ripreso eseguendo un power on reset (POR), un ripristino a freddo o un ripristino a caldo dell'HPS, il che fa sì che l'HPS rinunci al controllo del CSS e restituisci il controllo alla FPGA.    Se non si utilizza l'avvio sicuro, è possibile evitare questo problema assicurando che il software in esecuzione dopo la fase della ROM di avvio rinvii il controllo HPS del CSS dopo un ripristino per consentire alla FPGA di procedere alla proprietà del blocco CSS.  È importante che l'HPS non sia tenuto a freddo o ripristinato a caldo a tempo indeterminato, altrimenti il CSS non sarà accessibile alle fonti di configurazione FPGA.

    Queste informazioni sono programmate per essere incluse in una versione futura del manuale di riferimento tecnico Arria 10.

     

    Prodotti correlati

    Questo articolo si applica a 2 prodotti

    SoC FPGA Intel® Arria® 10 SX
    FPGA e FPGA SoC Intel® Arria® 10

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.