ID articolo: 000086010 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 23/03/2020

Perché il collegamento Ethernet di esempio di progettazione del mio Nios® II Simple Socket Server (RGMII) è spento quando viene eseguito su Intel FPGA Development Kits con MARVELL PHY?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Nios® II Embedded Design Suite (EDS)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema in Nios® II Software Build Tool, le impostazioni predefinite per il modello Nios® II Simple Socket Server (RMII) non sono mirate a MARVELL PHY, il che ha provocato configurazioni PHY errate che causano il collegamento Ethernet verso il basso. Questo problema è osservato in Nios® II versione SBT 17.1 in poi.

    Risoluzione

    Per risolvere questo problema, l'utente è tenuto a modificare i seguenti parametri nel modello per attivare le configurazioni MARVELL PHY RGMII.

     

    Passare alla directory del progetto: .. /software//tse_my_system.c

     

    Passaggio 1. Scommenta la definizione successiva:

     

    /* se si utilizza marvell phy e si desidera la modalità rgmii, uncomment this define */

    #define SET_MARVELL_RGMII_MODE //uncomment questa definizione per abilitare RGMII

    #ifdef SET_MARVELL_RGMII_MODE

    #define ADDITIONAL_PHY_CFG &marvell_cfg_rgmii

    #else

    #define ADDITIONAL_PHY_CFG 0

    #endif

     

     

    Passaggio 2. Trovare la definizione "ifdef DESCRIPTOR MEMORY BASE" e verificare che il primo argomento della funzione TSE_SYSTEM_EXT_MEM_NO_SHARED_FIFO essere dichiarato come "ETH_TSE" e non come "TSE_0_TSE"

    Come mostrato nella porzione di codice successiva:

     

    #ifdef DESCRIPTOR_MEMORY_BASE

    alt_tse_system_info tse_mac_device[MAXNETS] = {

    TSE_SYSTEM_EXT_MEM_NO_SHARED_FIFO(ETH_TSE, 0, TSE_0_DMA_TX, TSE_0_DMA_RX, TSE_PHY_AUTO_ADDRESS, ADDITIONAL_PHY_CFG, DESCRIPTOR_MEMORY)

         

    };

    Prodotti correlati

    Questo articolo si applica a 2 prodotti

    Intel® Cyclone®
    CPLD e FPGA Intel® MAX®

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.