ID articolo: 000085941 Tipo di contenuto: Messaggi di errore Ultima recensione: 11/09/2012

Errore: l'assegnazione standard I/O da pin 3.0-V LVCMOS non è supportata dal dispositivo

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Questo messaggio di errore viene visualizzato quando si compila un progetto utilizzando un dispositivo Stratix® IV nel software Quartus® II che è stato originariamente creato per un dispositivo Stratix III. La migrazione dei dispositivi è possibile tra i dispositivi Stratix III e Stratix IV E. Tuttavia, una delle differenze di cui è necessario essere a conoscenza è il modo in cui gli standard di I/O LVTTL 3,3 V e 3,3 V LVCMOS sono definiti tra queste due famiglie di dispositivi.

I dispositivi Stratix III supportano gli standard I/O LVTTL e LVCMOS con un VCCIO da 3,0 V e un VCCIO da 3,3 V. È possibile selezionare "3.3-V LVTTL / LVCMOS" o "3.0-V LVTTL / LVCMOS" come standard di I/O nei dispositivi Stratix III e il VCCIO sarà impostato in base alle selezioni standard I/O 3.3-V o 3.0-V. Per essere compatibili con i dispositivi Stratix IV che non supportano un VCCIO da 3,3 V, è necessario selezionare gli standard di I/O "3.0-V LVTTL / LVCMOS" nella progettazione destinata a un dispositivo Stratix III se si prevede di Stratix migrazione IV E.

Per essere coerenti con le convenzioni di denominazione JEDEC, i dispositivi Stratix IV consentono di selezionare "3.3-V LVTTL / LVCMOS" come standard I/O nel software Quartus II, non è disponibile alcuna selezione per "3.0-V LVTTL / LVCMOS". I dispositivi Stratix IV sono compatibili con gli standard 3,3V LVTTL e 3,3 V LVCMOS I/O utilizzando un VCCIO da 3,0 V. Se si sta eseguendo la migrazione di un progetto da un dispositivo Stratix III a un dispositivo Stratix IV E, sarà necessario modificare tutti gli standard di I/O che utilizzano "3.0-V LVTTL / LVCMOS" a "3.3-V LVTTL / LVCMOS" in modo che la progettazione possa essere compilata correttamente nel dispositivo Stratix IV E.

Prodotti correlati

Questo articolo si applica a 3 prodotti

FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® IV E

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.