Descrizione
Quando si utilizza Fast PLL in modalità senza compensazione nelle versioni 4.0 di Quartus II e versioni precedenti, il compilatore sposta in modo errato il clock di uscita dalla PLL per compensare i ritardi della rete di clock. Si tratta di un comportamento errato, in quanto non dovrebbe esserci alcun compenso per il ritardo in questa modalità. Questo problema è risolto in Quartus II v4.0 SP1. Per garantire numeri tSU/tCO coerenti durante la migrazione ad altri dispositivi della famiglia Stratix, utilizzare 4.0 SP1. Se si desidera mantenere le stesse relazioni di temporizzazione dopo l'aggiornamento a Quartus II 4.0 SP1, utilizzare la funzione phase shift della PLL per riportare il bordo dell'orologio alla posizione originale. È inoltre possibile utilizzare questa stessa tecnica per ottenere tempi di tSU/tCO 4.0 SP1 nelle versioni pre-4.0 SP1.
Ambiente
BUILT IN - ARTICLE INTRO SECOND COMPONENT
